су даних у блок пам'яті (RAM) і управління роботою аналого-цифрового перетворювача (ADC) пов'язані зі швидкісними вимогами до обробки відповідних даних. На малюнку необхідні блоки управління мають назви C nt _ cmp, cnt _ ADC і будуть використовуватися в подальшому описі.
Малюнок 5 - Функціональна схема апаратно реалізованих фрагментів проекту
Для цього етапу проектування характерно (як мінімум, попереднє) погодження зовнішніх і внутрішніх (між SW і HW) інтерфейсних функцій розроблюваної системи. У нашому прикладі сигналом, який ініціює запис блоку даних (128 слів) на згадку, є сигнал start, а квитирующего сигналом, визначальним допустимість початку нового циклу запису, є нульове значення сигналу Busy. Запис в пам'ять повинна проводитися в послідовності: старші 8 розрядів результату перетворення, молодші 4 розряду того ж результату. Про завершення запису блоку даних програмне забезпечення МП-ядра повинно бути поінформоване виставленням сигналу переривання int.
2.2 Побудова структурної схеми
Блокова схема пристрою наведена на малюнку 6. На малюнку 6 опущені з'єднання БІС SOPC із завантажувальним ПЗУ і схемою тактового генератора. Елементи структури повинні спиратися на ресурси програмованої логіки кристала Е5 (CSL -логіка). Функціональне призначення блоків випливає з їхніх назв. Схема укрупненно відображає наступні процеси.
Блок Cnt_Adc відповідає за управління окремими циклами перетворення і запис одиночних даних від аналого-цифрового перетворювача в проміжному регістрі. Блок забезпечує прийом блоку даних заданої довжини і формує сигнали, необхідні для запису прийнятих від АЦП даних в ОЗУ МП.
Блок Cnt_cmp забезпечує процедуру порівняння сигналів, що надходять в порти МП А і В, іформує необхідні зовнішні сигнали управління більше raquo ;, менше або одно raquo ;. Вибір робочого каналу визначається вхідним сигналом В/С.
Наступним кроком є ??обгрунтований вибір засобів, за допомогою яких будуть проектуватися окремі фрагменти проекту. Як правило, специфічні характеристики, властиві проектованим фрагментам, дозволяють визначити раціональність застосування того чи іншого проектного кошти. Для даного проекту, в апаратній частині Е5 можна вибрати ряд блоків, реалізація яких доцільна із залученням різних засобів.
Для реалізації блоку управління прийомом інформації від аналого-цифрового перетворювача (блок cnt_Adc) будемо орієнтуватися на можливості, що надаються компілятором Synplify фірми Synplicity. Остаточним результатом роботи компілятора при цьому буде імпортований модуль на мові EDIF. Оскільки в якості вхідної інформації для Synplify повинен використовуватися текстовий файл на мові VHDL, то для підготовки текстового опису цього блоку будуть застосовуватися програмні пакети фірми Mentor Graphic. Представляється наступна послідовність робіт: графічний введення і складання тестової процедури Test-Bench з використанням САПР HDL Designer, а потім верифікація отриманого VHDL -Опис за допомогою САПР Model Technology.
Малюнок 6 - Блок-схема пристрою, реалізованого програмованої CSL-логікою кристала Е5
2.3 Вибір програмного забезпечення
Важливе значення в реалізації проекту має прийняте рішення про залучаються засобах проектування. На етапах проектування практично завжди доводиться звертатися до базової САПР фірми-виробника кристала SOPC. Для обраного типу БІС SOPC сімейства Е5 фірми Triscend необхідно орієнтуватися на САПР під назвою FastChip. Допустимі для проектування в САПР FastChip напрямки проектного потоку наведені на малюнку 7.
Малюнок 7 - Проектний потік в FastChip
Існування альтернативних варіантів виконання проектного потоку пов'язане з можливістю або необхідністю залучення на певних гілках проектування САПР сторонніх фірм. Так як до складу FastChip не включені компілятори для МК типу 8051, то підготовка програмної частини проекту обов'язково вимагає залучення яких -або систем проектування, орієнтованих на розробку програмного забезпечення для MCS - 51. Формально, проектування може виконуватися на будь-якій системі проектування, але найкраща стиковка з FastChip виконується для невеликого числа систем проектування. Найкраще і гарантоване узгодження забезпечується при використанні інструментальних засобів розробки фірми Keil Software (keil lt; # justify gt; 3. Проектний розділ
. 1 Проектування основних компонентів блоку Cnt_ADC
Функціонально блок СNT_АDС вирішує наступну задачу - забезпечує управління процедурою отримання блоку даних від АЦП і передачу її в пам'ять МП, спираючись на ресурси контролера ПДП, вбудованого в мікропроцесорну частина ...
