p>
; Повернення з ППР
Таблиця 6
На один прохід за великим циклу (на виконання команд 9 Вё 19) потрібно 11 +11 +4 +10 +11 +7 +5 +5 +5 +4 +10 = 83 такту. Усього таких проходів F = 14 10 , що вимагає 83 . 14 = 1162 тактів. Разом тривалість циклу збору даних складе S = (128 +1162) . 2 мкс = 2580 мкс. Тобто швидкодія МПУ приблизно в 31 разів нижче швидкодії УСД на схемної логікою. Така ціна універсальності МПС. <В В В В В В В В
6. Л і т е р а т у р а:
1. Б.А.Калабеков "МП та їх застосування в системах передачі та обробки сигналів "
2. В.Н.Ульянов "Функціональні вузли цифрових пристроїв та мікропроцесорів "
3. Г.Г.Капелін, В.М.Тузов "Функціональні модулі мікропроцесорних систем "
4. Е.П.Балашов, Д.В.Пузанков "Мікропроцесори і мікропроцесорні системи "
5. Б.М.Каган, В. В. Сташін "Мікропроцесори в цифрових системах "
7.О Г Л А В Л Е Н Н Я:
1. Введення p> 2. З А Д А Н І p> 3. Про Р Р А Н І З А Ц І Я Про З p> 4. РЕАЛІЗАЦІЯ УСД НА ПРИНЦИПАХ Схемні ЛОГІКИ ................................................. ......................... p> 4.1 Загальна структурна схема p> 4.2 Структурна схема p> 4.3 Словесний опис циклу збору p> 4.4 Синтез керуючого пристрою p> 4.4.1 Етап абстрактного p> 4.4.2 Етап структурного синтезу p> 4.5 Побудова функціонально - логічної схеми процесорного пристрою (УСД)
4.6 Оцінка швидкодії УСД у варіанті реалізації на принципахсхемною логіки
5. РЕАЛІЗАЦІЯ УСД У ВИГЛЯДІ МПС НА БАЗІ МІКРОПРОЦЕСОРА КР580ВМ80 ............................ p> 5.1 Структурна схема мікропроцесорного пристрою .......................................... .................. p> 5.2 Блок - схема алгоритму функціонування МПУ ........................................ .............................. p> 5.3 Програма мовою p> 5.4 Розміщення програми в p> 5.5 Програма в кодових p> 5.6 Оцінка швидкодії p> 6. Л і т е р а т у р p> 7. Про Р Л А У Л Е Н Н Я br/>
В
[КАВ1]
