n="justify"> ВыводОписаниеФункцииTDIВход тестових даннихВход послідовної завантаження інструкцій, що програмують і тестових даних. Дані синхронізуються фронтом імпульсів на виведення TCK.TDOВиход тестових даннихПоследовательний вихід інструкцій, що програмують і тестових даних. Дані синхронізуються спадом імпульсів на виведення TCK. Якщо дані з мікросхеми не надходять - висновок знаходиться в третьому состоянііTMSВибор режиму тестування (режим контролера BST) Вхід управління режимом кінцевого автомата (контролера) TAP. Кінцевий автомат синхронізується фронтом сигналу на вході TCK. Тому стан виводу TMS повинно бути встановлено перед фронтом сигналу TCK.TCKТактовий Вхід контролера BSTТактовий синхровхід схеми BST. Деякі операції синхронізуються фронтом, а деякі спадом сигналу на TCK.TRST (1) Вхід припинення тестування (додатковий) Вхід асинхронного скидання схеми периферійного сканування. "0" на виведення - скидає BST-схему периферійного сканування. Висновок TRST є додатковим відповідно до стандарту IEEE STD. 1149.1. Примітки до таблиці 6.2.1:
В· Під час JTAG-конфігурування конфігураційні дані завантажуються в мікросхему на друкованій платі через роз'єми кабелів MasterBlaster або ByteBlasterMV. Конфігурування мікросхем через кабель, аналогічно ISP-програмуванню (програмування в системі) мікросхем, за винятком підключення виведення TRST до напруги VCC. Це з'єднання забезпечує стабільну роботу TAP-контролера (див. малюнку 5.3).
В
Малюнок 6.3 JTAG-конфігурування одиночних ПЛІС APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, CYCLONE, CYCLONE II
Примітки до малюнка 6.3:
В· Підтягаючий резистор повинен бути підключений до того ж джерела напруги, що і завантажувальний кабель;
В· Висновки nCONFIG, MSEL0 і MSEL1 повинні бути приєднані в схемах, які не використовують JTAG. Якщо JTAG використовується, висновок nCONFIG підключений до напруги VCC, а висновки MSEL0 і MSEL1 з'єднується з землею (GND);
В· Напруга VIO є опорним напругою вихідного буфера MasterBlaster. Напруга VIO має бути узгоджене з напругою VCCIO;
В· При конфігуруванні однієї мікросхеми за схемою JTAG конфігурують програмне забезпечення встановлює всі інші мікросхеми в режим BYPASS (обхід). У режимі BYPASS мікросхема без змін пропускає програмуючі дані з виведення TDI на виведення TDO через обхідний регістр. Це забезпечує можливість програмувати або верифікувати задану мікросхему. Конфігураційні дані, що надходять в мікросхему з'являються на виведенні TDO із затримкою на один такт.
Мікросхеми APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, CYCLONE, CYCLONE II мають виділені JT...
