аті177750, 177752РС ЕОМ вищого рангу177754, 177756РД 177774РС КНМЛ 177776РД
3. Конструкторсько-НАЛАГОДЖУВАЛЬНА розділ
.1 Структура Субблоки SВ - 884
Оперативний запам'ятовуючий Пристрій (ОЗП) Призначено для ТИМЧАСОВЕ зберігання програм и даних.
ОЗУ виконан на субблоці SВ - 884 (ІЯ3.082.884 Е3).
Структурна схема наведена на рис 3.1.
Малюнок 3.1 Структурна схема ОЗП
Технічні дані субблокаSВ - 884:
1) Година Вибірки НЕ более 0,5 мкс;
) Ємність пам'яті 8І92 байт.
Адреси конкретного банку пам'яті встановлюється помощью движкового модульного Вимикач.
Субблоки SB - 884 є напівпровіднікової пам'яттю статичного типу, ємністю 4К I6-ти розрядно слів.
Субблоки складається з шістнадцяті елементів пам'яті (мікросхеми До 573 РУ 2А) i логічніх схем адресації и управління.
Дані могут запісуватіся в пам ять або зчітуватіся з пам яті ЦП ЕОМ при віконанні ціклів Звернення до пам'яті:
цикл введенням 16-ти розрядно слова;
цикл Виведення 16-ти розрядно слова або байта;
цикл введення - ПАУЗА - Виведення
Режими роботи мікросхеми пам'яті До 537 РУ 2А наведено в табліці 3.1.
Таблиця 3.1- Режими роботи мікросхеми пам'яті
Режими роботіВходіВіхід 7 Пріміткі8111Заборона Вибори ІС * 1? * - Довільній логічний стан?- Стан високого вихідного імпедансуЗчітування10 * 0 або 1Запіс логічного +0000? Запис логічноі 1001?
У адресній части будь-которого циклу від активного пристрою в субблок Надходить 16-ти розрядно Адресна слово, в якому розряду1 - 12 Використовують для адресації коміркі пам'яті.
Нульовий розряд адреси вказує до которого байту идет адресація у разі Байтові операцій.
Розряди 13 - 15 Використовують для адресації банку пам'яті.
Адреси коміркі пам'яті з канальних пріймачів (мікросхеми D10 - D13) Надходить на РЕГІСТР адреси (мікросхеми D10 -D13).
Адреси коміркі пам'яті з регістра адреси Надходить на входь ACO- AII накопичувачі (мікросхеми D 16 -D31).
Адреси банку Надходить на дешифратор Вибори банку (мікросхема D14, вимикач S1). Номер замкнутого Вимикач (SІI -S I.6) відповідає номеру банку. З виходим мікросхеми D14 імпульс Надходить на вхід регістра Вибори банку (мікросхема D I3, вхід 2).
Сигнал з регістра Вибори банку дозволяє прийом з каналу сігналів до введення Н и До виводу Н .
Слідом за адрес активну Пристрій встановлює сигнал До СІА Н raquo ;, Який вікорістовується для запам'ятовування сігналів Вибори банку Регістром Вибори банку, розрядів 00 - 12 адреси в регістрі адреси.
На цьом закінчується адресначастина будь-которого циклу Звернення до пам'яті.
У ціклі Введення здійснюється зчітування з пам'яті.
После Закінчення адресної части циклу Звернення активний Пристрій віробляє сигнал до введення Н raquo ;. За ЦІМ сигналом мікросхема D 15 формує сигнал РЄ raquo ;, Дозволу Вибірки мікросхем пам яті D16 - D31. Із затримки НЕ более 300ns, что дорівнює годині Вибірки мікросхем пам яті, інформація Надходить на мікросхеми D1 - D4. Сигнал Дозволу на видачу информации в канал Надходить з мікросхеми D15 низьких рівнем на вхід УВ мікросхем D1 - D4. Одночасно з Даними сигналом формується сигнал До СИП Н мікросхемою D7.2.
беручи сигнал До СИП Н raquo ;, активний Пристрій знімає сигнал до введення Н raquo ;, Який у свою черго знімає сигнал До СИП Н субблока SВ - 884.
У відповідь на Зняття сигналу До СИП Н знімається сигнал До СІА Н активним прістроєм.
У ціклі Виведення здійснюється Запис информации в пам'ять.
После Закінчення адресної части циклу Звернення до каналу активний Пристрій встановлює сигналіз До ВІВІДН и До БАЙТ Н raquo ;. Если сигнал кбайт Н НЕ віробляється, то здійснюється запису 16-ти розрядно слова. У цьом випадка на виход 6,8 мікросхеми D 9.2 формуються сигналіз низьких уровня.
У разі Байтові операцій активний Пристрій вместе с Даними встановлює сигнал До БАЙТ Н raquo ;. Запис старшого або молодшого байта візначається значень нульового розряду адреси. При записі молодшого байта на віході II мікросхеми D1 формується сигнал низьких уровня, на віході 3 - високого уровня. При записі старшого байта на віході II мікросхеми D1 формується си...
