Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые проекты » Мікропроцесорна система і її основні елементи

Реферат Мікропроцесорна система і її основні елементи





значеніеCD1входОбнаруженіе несучого сігналаRxD2входДанние, що приймаються комп'ютером в послідовному коді (логіка негативна) TxD3виходДанние, передані комп'ютером в послідовному коді (логіка негативна) DTR4виходГотовность терміналаSG5-Загальний сігналDSR6входГотовность даних до передачеRTS7виходСігнал запиту передачіCTS8входГотовность зовнішнього пристрою до пріемуRI9входІндікатор виклику

Усі сигнали RS - 232 передаються спеціально вибраними двухполярную рівнями, забезпечують високу завадостійкість зв'язку.

5.5 Організація аналогових каналів

Система має два 8-и розрядних АЦП, організованих на базі мікросхем 12-і розрядного АЦП К572ПВ1, операційного підсилювача К553УД2 (DA1), 8-і розрядного буферного регістра КР580ІР82.

АЦП - пристрій, призначений для перетворення безперервних, аналогових сигналів в цифровий код. Зв'язок з МП, як і для багатьох типів ВУ, здійснюється в режимах програмного введення-виведення або переривань. Дані зчитуються з АЦП після завершення циклу перетворення. При організації режиму обміну даними через АЦП, як правило, для перетворювача в системі виділяється кілька адрес. З кожним з адрес при управлінні роботою АЦП програмним способом пов'язана певна операція: запуск АЦП, читання даних або ознак і т.п.

На Малюнку 7 наведена схема включення 8 - розрядного АЦП. Для управління буферними регістрами введений додатковий дешифратор, керований сигналами CSADC з основного дешифратора зовнішніх пристроїв і IOR з виходу системного контролера, а також адресний лінією АB0. Дешифратор дозволяє отримати два додаткові адреси для буферних регістрів і потрібно в тих випадках, коли у основного дешифратора ВУ немає вільних виходів (адрес) для вибору буферних регістрів АЦП.

Запуск АЦП проводиться з програми при виконанні команди OUT port. В адресній частині команди вказується адреса АЦП, призначений влаштуванню при складанні таблиці адрес ВУ. Зовнішній сигнал запуску АЦП по входу STB формується схемою 2І-НЕ, на входи якої подаються сигнали CSADC (від дешифратора ВУ) і IOW (від системного контролера). На вхід тактових імпульсів STB перетворювача подаються синхроімпульси мікропроцесорної системи, що формуються, наприклад, програмованим інтервальним таймером.

Слід зазначити тільки, що частота синхроімпульсів не повинна перевищувати максимально допустиме значення, встановлене для обраного типу АЦП.


Малюнок 7 - Схема включення 8 - розрядного АЦП.

6. Програмне забезпечення


6.1 Початкова ініціалізація системи


Програма в ПЗУ розрахована на те, що після скидання системи виконання починається з адреси 0000h. Програма ініціалізує всі пристрої системи на установки, описані нижче, встановлює відображення першої сторінки у вікно ОЗУ (нульова сторінка завжди отображ?? на в пам'ять), встановлює таблицю переривань, вершину стека і ініціалізує системні змінні. Ініціалізація закінчується переходом на адресу С000h.


АдресМеткаМнемокодКомментарій0000JUMP StartПерейті до команд ініціалізаціі0350Start: DIЗапретіть прериванія0351LXI SP, 87FFhЗагрузіть вершину стека0354MVI A, 00hЗадаем сторінку ОЗУ0356OUT A, 00h0358CALL Test_ROMВизвать процедуру тестування ПЗУ035BCALL Test_RAMВизвать процедуру перевірки ОЗУ035ECALL InitВизвать процедуру ініціалізації контролерів 0362CALL PollingВизвать підпрограму обміну даними в режимі програмного введення/вивода0365EI

6.2 Ініціалізація програмованих БІС


0016Init: CALL DMA_INITВизвать процедуру ініціалізації КПДП0019CALL PIT_INITВизвать процедуру ініціалізації ПІТ001CCALL PCA_INITВизвать процедуру ініціалізації УСАПП001FCALL PPI_INITВизвать процедуру ініціалізації ППІ0022CALL KPR_INITВизвать процедуру ініціалізації КПР0025MVI H, 98Ініціалізація лічильників пам'яті для 0027MVI L, 02для виведення даних ЦАП1 і ЦАП2MVI L, 020029SHLD 9800002BMVI H, A0002CSHLD A0000020RET

6.2.1 Програмований контролер ПДП

Контролер ПДП має чотири канали, кожний з яких містить 16-бітний регістр адреси, 14-бітний лічильник і 2-бітний регістр режиму каналу.


Формат регістра режиму.

D7D6D5D4D3D2D1D0ALTCSEWRPEN3EN2EN1EN0EN3. EN0 - дозвіл роботи каналів 0.3RP - задає пріоритет обслуговування каналів, RP=1 - циклічний пріоритет, RP=0 - фіксований пріорітетEW - біт розширеної запісіTCS - біт завдання режиму КС-рахунки, TCS=0 - нормальне завершення режиму ПДП, TCS=1- після завершення режиму ПДП по обслуговуванню каналу i відповідний біт ENi скидається в 0AL - біт установки режиму автозавантаження. AL=1 - автоматично встановлюються п...


Назад | сторінка 4 з 7 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Порядок приміщення і особливості операцій при приміщенні товарів під митний ...
  • Реферат на тему: Порядок здійснення митними органами дій, пов'язаних з приміщенням товар ...
  • Реферат на тему: Особливості декларування та митного контролю товарів, які розміщені під мит ...
  • Реферат на тему: Розробка системи обміну файлами між двома комп'ютерами, в яких відомі I ...
  • Реферат на тему: Засоби режиму для ПІДТРИМКИ стабільності політічного режиму