в кожній з яких можна зберігати певний обсяг даних, від 1 до 4 біт. Сукупність осередків такої пам'яті утворюють умовний «прямокутник», що складається з певної кількості рядків і стовпців. Один такий «прямокутник» називається сторінкою, а сукупність сторінок називається банком. Весь набір осередків умовно ділиться на кілька областей.
При відсутності подачі електроенергії до пам'яті цього типу відбувається розряд конденсаторів, і пам'ять спустошується (обнуляється). Для підтримки необхідного напруги на обкладках конденсаторів осередків і збереження їх вмісту, їх необхідно періодично заряджати, докладаючи до них напруги через комутуючі транзисторні ключі. Таке динамічне підтримання заряду конденсатора є основоположним принципом роботи пам'яті типу DRAM і називається регенерацією пам'яті.
У рамках курсового проектування використовувалися мікросхеми KM44C1000D виробництва компанії Samsung Electronics (організація 1M х 4біт). Таким чином, використання цих мікросхем дозволило обійтися всього 8 корпусами для досягнення необхідної конфігурації пам'яті. Для роботи побудованої пам'яті був обраний контролер Renesas H8S/2377R.
Малюнок 5.1 - Умовне позначення мікросхеми пам'яті
Таблиця 5.1 - Опис висновків мікросхеми ОП
ОбозначеніеОпісаніеA0 - A9Адресние входиDQ0 - 3Вход/вихід даннихVssЗемля-RASСтроб адреси строкі- CASСтроб адреси стовпця-WРазрешеніе записи-OEРазрешеніе чтеніяVccПітаніе (+5)
Малюнок 5.2 - Структурна схема мікросхеми пам'яті КМ44С100D.
5.2 Робота динамічного ОЗУ
Адреса в мікросхему вводиться через контролер, який автоматично генерує необхідні сигнали для вибору необхідної рядка і стовпця. По лініях адреси вводиться адреса і фіксуються. Усередині мікросхеми є регістри-засувки для зберігання адреси рядка і стовпця, а також регістр-клямка для фіксації даних.
Цикл звернення до пам'яті починається за сигналом ¬RAS, при цьому стробіруется адреса рядка, дешифрируется і вибирається одна з рядків матриці в регістр-засувку рядка (інформація в вибраному рядку руйнується).
За сигналом ¬CAS адреса з ліній адреси стробіруется в регістр-засувку адреси стовпця, який після дешифрування вибирає відповідний елемент з регістра рядка. При пасивному ¬WE (читання) обраний розряд з'являється на вході DQ, при активному ¬WE (запис) вхідний сигнал DQ замінює обраний розряд. Цикл звернення до ОЗУ закінчується, коли ¬RAS стає пасивним, після чого відбувається перезаряд вибраного рядка - копіювання даних з регістра стр?? ки до відповідного рядка матриці.
Оскільки звернення (запис або читання) до різних осередків пам'яті зазвичай відбуваються у випадковому порядку, то для підтримки збереження даних застосовується регенерація (Memory Refresh - освіження пам'яті) - регулярний циклічний перебір її осередків (звернення до них) з холостими циклами. Регенерація в мікросхемі відбувається одночасно по всій рядку матриці при зверненні до будь-якої з її осередків. Максимальний період звертання до кожної рядку (refresh time) для гарантованого збереження інформації у сучасної пам'яті лежить в межах 16 мс.
Цикли регенерації можуть організовуватися різними способами. Для регенерації спроектованої пам'яті була використана регенерація без імпульсу ¬CAS, скорочено іменований ROR (RAS Only Refresh - регенерація тільки імпульсом ¬RAS). У цьому циклі для регенерації інформації в одному рядку адреса черговий регенерируемой рядки виставляється контролером пам'яті і подається сигнал ¬RAS при пасивних ¬CAS і ¬WE. За цим сигналом рядок матриці копіюється в регістр-засувку рядка, а по спаду ¬RAS рядок відновлюється. Порядок перебору регенеріруемих рядків послідовний.
Малюнок 5.3 - Тимчасова діаграма режиму запису
Малюнок 5.4 - Тимчасова діаграма режиму читання
Малюнок 5.5 - Тимчасова діаграма режиму регенерації
5.3 Контролер ОП
Контролер динамічної пам'яті призначений для повного управління роботою пам'яті. Як описано вище, адреса пам'яті умовно розбитий на дві частини: адреса рядків і адреса стовпців. Адреси передаються почергово разом зі стробирующих сигналами подачі адреси. Так само контролер умовно відкриває і закриває двонаправлену шину даних. Усередині контролера знаходяться три основні ланцюги - це читання, запису і регенерації. Ланцюги читання і запису встановлюють необхідні сигнали активності входу/виходу мікросхем пам'яті, а так само подають в необхідному порядку адресу і стробирующие сигнали. Ланцюг регенерації блокує подачу сигналу строба по стовпцях, а в цей час активує стрибає перебору по рядках і ...
