Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые проекты » Розробка адресного порогового сповіщувача

Реферат Розробка адресного порогового сповіщувача





о сигналу D, його зберігання і паралельну передачу на операційний блок (ОБ). Для забезпечення цих функцій використовується восьмирозрядний синхронний реверсивний регістр зсуву.

. Операційний блок (ОБ) схеми електричної функціональної БНТУ113010.036 Е2.

У адресному пороговому извещателе здійснюється порівняння введеного вимірюваного сигналу D з пороговим значенням P, яке зберігається в сповіщувачі. За результатами порівняння формується певний ознака, яка передається в блок керування (БК). Операційний блок (ОБ) містить 4 модулі: МХрP, МСрDіP, МФПрD gt; P, МФПрD lt;=P.

Модуль зберігання МХрP повинен зберігати восьмирозрядному порогове значення і забезпечувати паралельну передачу цього значення на модуль порівняння МСрDіP. Для організації цих функцій також використовується восьмирозрядний синхронний реверсивний регістр зсуву як і в модулі МХрD. Порогове значення задається відповідної подачею напруг рівнів логічних нулів і одиниць на входи регістра.

Для здійснення функцій виконуваних модулями МСрDіP, МФПрD gt; P, МФПрD lt;=P використовується каскад компараторів двох чотирирозрядний чисел, зважаючи на те що компаратора двох восьмирозрядних чисел немає. Каскад компараторів забезпечує паралельний прийом восьмирозрядних сигналів D і P, їх порівняння, а також формування ознак D gt; P і D lt;=P, залежно від результату порівняння і подальшу передачу цих ознак в блок управління (БУ).

. Блок виводу (БВив) схеми електричної функціональної БНТУ113010.036 Е2.

У разі перевищення порогового значення, тобто формування ознаки D gt; P, пристрій повинен забезпечити передачу своєї адреси, сигналу A, попередньо перетворивши його з цифрової форми в аналоговий сигнал. Ці кроки роботи пристрою забезпечують модулі МХрA і МПрЦА.

Модуль зберігання МХрA забезпечує зберігання восьмирозрядного значення адреси сповіщувача за таким же принципом як і МХрP операційного блоку. МХрA побудований на восьмирозрядному синхронному реверсивному регістрі зсуву. Регістр також здійснює паралельну передачу цифрового коду на модуль перетворення МПрЦА.

МПрЦА - це модуль, здійснюваляющий цифроаналоговое перетворення і подальшу передачу перетвореного сигналу. Для побудови даного модуля використовується цифроаналоговий перетворювач (ЦАП), спільно з операційним підсилювачем (ОУ). Операційний підсилювач дозволяє отримати якісний, добре реєстрований аналоговий сигнал, що несе в собі інформацію, що містить адресу сповіщувача.

. Блок індикації (БІ) схеми електричної функціональної БНТУ113010.036 Е2.

Блок індикації складається з двох індикаторів «РОБОТА» і «зупинення». Кожен з цих індикаторів несе певне повідомлення. Принцип побудови індикаторів однаковий. Для реалізації індикатора використовується світловипромінювальних діод, робота якого здійснюється під дією команд з блоку управління. Обробку команд виконує тригер і логічний елемент з відкритим колектором. Для формування потрібного рівня струму протікає через світлодіод використовується резистор.


. 3 Вибір інтегральних мікросхем (ІМС)


. Буферний елемент. В якості буферного елемента відповідного схемотехническим рішенням, вибираємо ту ІМС, яка має найбільшу швидкодію - ІМС 533АП6 [1, с. 126-129]. ІМС містить вісім двонаправлених шинних підсилювачів з трьома станами виходів. Вона має два входи дозволу EAB (перемикання напрямку каналів) і інверсний EO (переклад виходу каналу в третій стан - z). У даної мікросхеми немає заборонених комбінацій сигналів управління, таблиця 1.


Таблиця 3.1 - Стани ІМС 533АП6

ВходиВиходиEOEABAnBn00A=Bвход01входB=A1XZZ Цоколевка мікросхеми 533АП6 та умовне позначення наведені на малюнку 3.1.


Малюнок 3.1 - УДО і цоколевка ІМС 533АП6


Висновок 10 - загальний, 20 - напруга живлення +5 В.

Основні параметри наведені в таблиці 2.


Таблиця 3.2 - Основні параметри ІМС 533АП6

, В,? В,? В,? мА,? мА,? мА,? мА,? нс,? нс50,42-0,20,0290701818

. Регістр. В якості відповідного схемотехническим рішенням регістра вибираємо ІМС 133ІР13 [1, с. 191-192, 224]. Дана ІМС найбільш оптимально підходить, по швидкодії і споживаної потужності, з наявних у довіднику. Мікросхема 133ІР13 - це восьмирозрядний синхронний реверсивний регістр зсуву.

синхронна робота регістру забезпечують входи вибору режиму S0 і S1: режим зберігання (входи S0=S1=0), паралельної завантаження (входи S0=S1=1), зрушення вліво (входи S0=0, S1 =1), зрушення вправо (входи S0=1, S1=0).

Крім паралельних в...


Назад | сторінка 4 з 13 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка електричної схеми стенда для аналізу роботи тактируемого декодера ...
  • Реферат на тему: Блок вирівнювання порядків і зсуву мантис
  • Реферат на тему: Аналіз схеми, що містить операційний підсилювач
  • Реферат на тему: Алгоритми і блок-схеми
  • Реферат на тему: Блок управління джерелом живлення Bertan 210