юється відповідною обробкою сигналів UDS # і LDS #. Керуючий сигнал R/W подається на блок ОЗУ, і визначає проводиться запис або читання.
2.3 Блок паралельного інтерфейсу/таймера
Згідно з вихідними даними до розробленої мікропроцесорної системі необхідно підключити периферійні пристрої - послідовні порти вводу-виводу (DUART) і паралельні порти введення-виведення (PI). Для цього використовуються наявні в мікропроцесорному комплекті мікросхеми здвоєного універсального асинхронного послідовного приемопередатчика МС68681 і паралельний інтерфейс/таймер МС68230. Мікросхема МС 68230 включає в себе:
3 багатофункціональних восьмирозрядних порту;
багатофункціональний 24-розрядний таймер з можливістю використання п'яти розрядного предделітеля;
пристрій керування режимами роботи;
логіку прямого доступу до пам'яті;
логіку управління переривань.
Функціональне позначення МС68230 представлено на рис. 2.5, призначення висновків в табл. 2.3. br/>
Таблиця 2.3 - Призначення висновків мікросхеми МС 68230
Найменування виводаФункціональное призначення виводаПрімечаніеD7 - D0Шіна данних.-DTACKПодтвержденіе передачі данних.-R/WЧтеніе/Запісь.-CSВибор мікросхеми.-RESETСброс.-RS5-RS1Вибор внутрішнього регістра, порту або команди-CLKТактовая частота мікросхеми- H4-H1Лініі квітірованіяМогут бути використані як лінії введення/виводу (H1 і Н3 - тільки введення) або імпульсні входи запитів на обслуговування зовнішніх прериванійPA7 - РА0Порт А-РВ7 - РВ0Порт В-РС7 - РС0Порт Сліна РС7 + РС2 мають альтернативні функції.
В
Малюнок 2.5 - Функціонально-принципова схема PI/T
Структура мікросхеми PI/T типу МС68230 включає блоки, що забезпечують зв'язок з мікропроцесором і блоки, обслуговуючі зовнішні пристрої. Висновки РС7-2 порти С можуть програмуватися для передачі сигналів таймера, переривання, запиту прямого доступу. p align="justify"> Зв'язок PI/T з мікропроцесором MC68000 реалізується шляхом обміну даними по лініях D7-0 у циклі читання або запису. При цьому від мікропроцесора надходить відповідний сигнал R/W #, a PI/T видає сигнал підтвердження готовності DTACK #. Дані зчитуються або записуються в один з регістрів таймера, порту А, В, С або блоку управління обміном. Вибір регістру визначається адресним кодом, вступників на входи RS5-1. Всі регістри, крім CNT, СРТ, мають 8 розрядів, тому адресуються як байт. Регістри таймера CNT, СРТ, мають 24 розряди, адресуються як три окремі 8-ми розрядні регістри. У адресному просторі PI/T займає 32 байтових осередку, з яких 23 осередки зайняті регістрами, інші залишаються невикористовуваними. При зверненні до PI/T на входи RS5-1 надходять відповідні розряди формованого мікропроцесором адреси...
