Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Учебные пособия » Інтегральні мікросхеми

Реферат Інтегральні мікросхеми





и таблицю істинності. У практичних схемах іноді існують незадіяні входи, які потрібно з'єднати, відповідно до логіки схеми, із загальним проводом (землею) або через резистор з проводом живлення (для ТТЛ-схем Uпит = +5 В).


В 

Рис. 2. Інвертор на основі біполярного і МОП транзисторів


Комбінуючи базові логічні елементи, можна отримати досить складну схему. Для схеми АБО розрізняють звичайне АБО (що включає) і виключає АБО. br/>

Виключає АБО


Елемент АБО-НЕ

Вх A

Вх B

Вихід F


Вх A

Вх B

Вихід F

0

0

0


0

0

1

1

0

1


1

0

1

0

1

1


0

1

1

1

1

0


1

1

0


Тригери


Тригер - Електронний пристрій, який може знаходитися в двох стійких станах, тому вони застосовуються в статичних оперативних запам'ятовуючих пристроях (СОЗУ) як елемент пам'яті на один біт інформації. Тригери поділяються на тактируемого (синхронні) і нетактіруемие (асинхронні). Синхронний тригер змінює своє тільки при подачі певного сигналу на тактируемого вхід, причому тактирование може, здійснюється як за рівнем ("1" або "0"), так і по фронту сигналу (перехід "1" -> "0" або навпаки). Розрізняють RS, D, T і JK тригери. На рис.3 показана реалізація асинхронного RS-тригера на АБО-НЕ елементах (подумайте: як реалізувати RS-тригер на І-НЕ елементах). Входи тригера позначені літерами R (reset-скидання) і S (set-установка). Таблиця істинності RS-тригера на елементах АБО-НЕ наведена нижче.


S

R

Q

Qinv

0

0

0

Qinv

1

0

1

0

0

1

0

1

1

1

x

x


Тут стан S = 1 і R = 1 є невизначеним (проаналізуйте роботу схеми і скажіть чому?).


В 

Рис.3 RS-тригер


D-тригер (Delay-затримка) має два входи: D - інформаційний і C - тактовий (рис, 4 А) і працює з наведеної нижче таблицею), тактирование здійснюється переднім фронтом):

C

D

Q

Qinv

0 -> 1

1 -> 0

0

1

0

1

1

0


Більше складну функціональне навантаження може нести JK-тригер (рис. 4 B). J і K - входи такого пристрою - керуючі, а C - тактовий. Подаючи на входи J і K логічні "1" і "0" можна встановити необхідний стан виходу Q, тобто JK-тригер працює як RS-тригер. Коли J = K = 1 дане пристрій перекидається в протилежний стан (по приходу тактового імпульсу) тобто працює як двійковий лічильник (або Т-тригер). стан J = K = 0 - Зберігання інформації. Крім J і K входів схема може мати і нетактіруемие R і S входи. Роботу JK-тригера можна уявити таблицею:


J

K

Q

Q inv

0

0

...


Назад | сторінка 4 з 10 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка електричної схеми стенда для аналізу роботи тактируемого декодера ...
  • Реферат на тему: Розробка цифрового автомата Милі, що містить в якості пам'яті D-тригер ...
  • Реферат на тему: Розробка стенду для дослідження схеми синхронного RS-тригера
  • Реферат на тему: Розробка електричної схеми макета для дослідження D-тригера MS типу з асинх ...
  • Реферат на тему: Асинхронні і синхронні тригери