Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Новые рефераты » Контролер прямого доступу до пам'яті

Реферат Контролер прямого доступу до пам'яті





о пам'яті від чотирьох пристроїв, а також видачі відповідних сигналів підтвердження. Кожен з чотирьох каналів пов'язаний з БІС ПДП окремими лініями запитів і підтвердження прямого доступу. Видача відповідного сигналу підтвердження для відповідного каналу відбувається в залежності від його пріоритету.

Внутрішнє запам'ятовуючий пристрій мікросхеми ВЗП призначено для зберігання початкового адреси і числа циклів ПД для кожного каналу в 16-розрядних регістрах адреси РгА і циклів РГЦ відповідно. РгА завантажується адресою першого осередку пам'яті, до якої має бути звернення. Молодші 14 розрядів РГЦ вказують число циклів ПД (мінус один) до кінця рахунку (до появи сигналу КС}. Розряди 14-й і 15-й РГЦ вказують на вид обміну даними при ПД (табл. 2). p> У блоці ВЗП відбувається формування масиву адрес инкрементирования поточного адреси. Молодший байт адреси А7 ... А0 міститься в буфер адреси БА, старший байт (А15. .. А8} - на буфер даних БД. Старший байт адреси повинен бути заклацнути під зовнішньому регістрі по сигналу стра.

Буфер даних БД являє собою 8-розрядне пристрій, що забезпечує двонаправлений обмін інформацією між ВІС і системною шиною даних. Інформація, що надходить на БД з системної шини даних, передається в регістр встановлення режимів або в ЗУ. З внутрішньої шини даних на ШД, надходить інформація про регістрах адреси, кількості циклів, стану БІС. Протягом циклів ПД видаються старші вісім розрядів адреси пам'яті.

Буфер адреси БА призначений для прийому і видачі адреси пам'яті або одного з внутрішніх регістрів схеми. БА розділений на дві частини. Адресні лінії А0 ... А3 в стані програмування вказують номер регістра, ініціалізованих для обміну. При обслуговуванні циклів ПД ці лінії є вхідними і по них передаються чотири молодших розряду адреси пам'яті.

Адресні лінії А4 ... А7 - завжди вихідні. Інформація на них відповідає розрядам генерованого адреси пам'яті.

Послідовністю операцій протягом циклів ПД управляє пристрій управління УУ.

Схема вироблення сигналів Запис-Читання СВС здійснює прийом, формування і видачу сигналів, які забезпечують обмін інформацією між процесором і мікросхемою - з одного боку, і пам'яттю і периферійними пристроями - з іншого.

Регістр встановлення режимів ргр зберігає інформацію про режими роботи БІС, до яких відносяться "Автозавантаження", "Кінець рахунки-стоп", "Подовжена запис", "Звичайна запис", "Циклічний зсув пріоритету "і" Фіксований пріоритет ".

ргр зазвичай завантажується після установки РгА і РГЦ і скидається подачею сигналу Уст.

Розряди 0 ... 3 РГР дозволяють роботу відповідного каналу. Розряди 4 ... 7 забезпечують відповідний режим роботи БІС. Так, при записі "1" в розряд 4 ргр пріоритет кожного каналу змінюється.

обслужених канал буде мати найнижчий пріоритет. Порядок обслуговування каналів установлівать відповідно до їх номерами 0>> 1> 2> 3> 0. Якщо розряд 4 ргр встановлений в "0", то кожен канал буде мати фіксований пріоритет. Так, канал 0 має найвищий пріоритет, а канал 3 - найнижчий. При записі "1" в розряд 5 ргр встановлюється режим "Подовжена запис". У цьому режимі тривалість сигналів ЗПП і Зп В/В збільшується за відсутності сигналу готовності зовнішнього пристрою. При цьому БІС входить в стан очікування.

При записі "1" в розряд 6 РГР встановлюється режим "Кінець рахунку - стоп ". У цьому випадку після появи сигналу КС обслужений канал виявиться забороненим. Якщо необхідно продовжити обслуговування даного каналу, перепрограмують його розряд дозволу. При "0" в розряді ргр поява сигналу КС не забороняє повторне обслуговування каналу.

При "1" в розряді 7 ргр встановлюється режим "Автозавантаження", що дозволяє каналу 2 повторно пропустити масив даних або зв'язати ряд масивів без програмного втручання.

Регістри каналу 3 зберігають інформацію для переустановлення регістрів каналу 2. Після передачі першого масиву і появи сигналу К.С вміст регістрів каналу 3 передається у відповідні регістри каналу 2. Кожен раз, коли в регістрах каналу 2 відбувається "підміна" даних інформацією регістрів каналу 3, встановлюється розряд "Прапор поновлення даних" в регістрі стану каналів.

Регістр стану каналів РгС вказує номер каналу, який досяг кінця рахунку. Крім того, в РгС входить розряд "Прапор поновлення даних", описаний вище.

У процесі функціонування у складі мікропроцесорної системи мікросхема може знаходитися в одному з таких станів: вихідному, програмування, очікування, обслуговування.

У вихідне стан мікросхему переводить зовнішній сигнал Уст. У цьому стані маскуються всі запити каналів ПД, а буфери А0 ... А3 переводяться в стан прийому інформації. У стані програмування МП має доступ до внутрішніх регістрів обраного каналу відповідно до табл. 2 і 3. p> У стані очікування мікросхема знаходиться або від моменту закінчення програмування до видачі сигналу ППД, або в проміжках м...


Назад | сторінка 5 з 7 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка системи обміну файлами між двома комп'ютерами, в яких відомі I ...
  • Реферат на тему: Розробка контролера збору інформації та передачі по GSM-каналу
  • Реферат на тему: Факсимільні адреси та електронна пошта
  • Реферат на тему: Модулятор віконного скла, який використовується з метою запобігання витоку ...
  • Реферат на тему: Специфіка ЗМІ як каналу розповсюдження рекламної інформації