гналів
Тепер спроектуємо що накопичує суматор для генератора аналогових сигналів.
Як вже зазначалося, частота вихідного аналогового сигналу прямо пропорційна керуючому коду накопичується суматора М. Абсолютна похибка установки частоти складе 0,5 / М. Тому для малих частот похибка установки частоти буде максимальною. Наприклад, якщо коду М=1 буде відповідати частота 20 Гц, то наступне дозволене значення частоти дорівнюватиме 40 Гц (при М=2). Це не дуже зручно, добре б мати точність установки частоти не нижче хоча б 10% у всьому частотному діапазоні. Візьмемо, наприклад, абсолютну похибку установки частоти 0,5 Гц. Значить, при М=1 генератор повинен видавати частоту 1 Гц. Такі низькі частоти ми можемо просто не використовувати, зате частота 20 Гц (при М=20) матиме точність установки 2,5%. Дозволені значення частот поблизу 20 Гц складуть при цьому 19 Гц, 20 Гц, 21 Гц.
Виберемо тепер величину тактової частоти накопичується суматора (тобто частоти задає кварцового генератора). Максимальна частота вихідного сигналу нашого генератора повинна бути дорівнює 20 кГц, при цьому на період вихідного сигналу має припадати 32 вибірки. Тобто тактова частота накопичується суматора повинна бути не менше 20 кГц 32=640 кГц. Виберемо з запасом тактову частоту рівною 1 МГц. Максимальна частота вихідного аналогового сигналу при 32 вибірках на період буде при цьому складати 1 МГц/32=31,25 кГц.
Кількість розрядів накопичується суматора має бути таким, щоб він забезпечував весь вибраний частотний діапазон. Неважко підрахувати, що нам буде потрібно 20-розрядний що накопичує суматор (так як 220=1048576), тобто при тактовій частоті 1 МГц мінімальний період вихідного сигналу складе 1048576 тактів або трохи більше однієї секунди, що приблизно відповідає частоті вихідного сигналу в 1 Гц.
Якщо використовувати 4-розрядні мікросхеми повних суматорів (ІМ3 або ІМ6), то для побудови 20-розрядного суматора буде потрібно 5 мікросхем суматорів. Для запам'ятовування вихідного коду сумматоров треба буде використовувати три мікросхеми 8-розрядних регістрів, причому регістри ці повинні бути зі входом скидання (наприклад, ІР35) для початкового скидання накопичується суматора.
вийшла в підсумку схема накопичується суматора наведено на рис. 6. В якості тактового сигналу вона використовує в режимі генерації сигнал з кварцового генератора частотою 1 МГц (дозволяючий сигнал «ген.»), А в режимі запису в пам'ять кодів вибірок - стрибає запису в пам'ять «- зап.». На входи адреси пам'яті подаються сигнали 15 старших вихідних розрядів накопичується суматора, а 5 молодших розрядів накопичується суматора не використовуються. Код частоти М подається на 15 молодших вхідних розрядів накопичується суматора, а на старші 5 розрядів подані нульові сигнали. В результаті при максимальному коді М=32767 накопичує сумматор буде переповнюватися за 32 такту (вихідна частота 31,25 кГц), а при мінімальному коді М=1 - за 1048576 тактів (вихідна частота близько 1 Гц).
Малюнок 6 - Нагромаджує суматор генератора аналогових сигналів
Перед початком запису в пам'ять накопичує суматор повинен бути скинутий в нуль сигналом «- скидання нс». Під час запису в пам'ять кожен стрибає записи «- зап.» Повинен збільшувати на одиницю адреса пам'яті, тому код частоти М повинен бути встановлений в даному режимі рівним 32 (двійковий код 100000).
Умови правильної роботи накопичується суматора наступ...
