цьому кожен базовий модуль (БМ) являє собою многопроцессорную обчислювальну систему зі структурно-процедурної організацією обчислень. Комутаційна система БМ реалізує не тільки інформаційні зв'язки між компонентами базового модуля, а й інформаційні зв'язки між БМ. Подібна організація комутаційної структури забезпечує однорідність обчислювальної системи (система складається тільки з базових модулів) і високу технологічність організації обчислювальних процесів. Обмін інформацією між об'єктами, що належать різним базовим модулям, організується точно так само, як і обмін між об'єктами всередині базового модуля.
Для введення і виведення програмної та числової інформації використовується шина введення/виводу, при цьому можуть бути застосовані різні протоколи: ISA, PCI, VHE. Виконуваний модуль завдання та вихідні дані надходять з host-машини по шині вводу/виводу, а по завершенні виконання завдання в host-машину вивантажуються результати вирішення завдань.
Комутаційна структура базових модулів дозволяє передати інформацію не тільки між суміжними базовими модулями, а й між базовими модулями, номери яких відрізняються більш ніж на одиницю. У цьому випадку інформація буде передаватися транзитом через проміжні базові модулі.
Може бути виділена група однорідних елементів (елементарних процесорів і блоків розподіленої пам'яті), які об'єднуються з спеціальні секції. Секції з'єднуються між собою в двомірну решітку, закільцьованих по одному вимірюванню. Секція, в якій знаходяться елементарні процесори, називається секцією макропроцесора, а секція, в якій знаходяться блоки розподіленої пам'яті, - секцією макропамяті. Кожна секція може не тільки з'єднувати інформаційні входи з елементами секцій, а й здійснювати транзит інформації з входу секції на вихід.
Функції просторової комутації розподілені між макропроцессорной секцією і секцією макропамяті.
Кожна макропроцессорная секція реконфігурованих обчислювача містить двонаправлені канали передачі інформації, об'єднані в чотири групи, і чотири елементарних процесора, пов'язані між собою по повному графу.
Структурна схема секції макропроцесора містить чотири елементарних процесора і блок управління. Кожен елементарний процесор має два інформаційних входу X і Y і інформаційний вихід Z. Секція макропроцесора має 16 інформаційних висновків.
Комутаційна система макропроцессорной секції забезпечує підключення до інформаційних входів X (Y) ЕП будь-якого інформаційного виведення секції V або інформаційного виходалюбого елементарного процесора Z, а також комутацію по повному графу висновків макропроцессорной секції V між собою для транзитної передачі інформації. Крім того, до інформаційних висновків секції можуть бути підключені виходи Z елемента пам'яті.
Блок управління виконує настройку елементарних процесорів на арифметико-логічні операції, а також настроювання комутаційної системи.
Аналогічно, кожна секція макропамяті містить 16 двонаправлених каналів передачі інформації, об'єднаних у чотири групи і чотири блоки розподіленої пам'яті. Іншими словами - комутаційна структура секцій ізоморфна.
Всі рядки базового модуля також ізоморфні між собою. Кожен рядок інформаційно закольцована. При нарощуванні базових модулів системи інформаційні виходи базових модулів з'єднуються, забезпечуючи, таким чином, природне комплексування реконфігурованих обчислювача.
У базовому модулі реконфігурованих обчислювача реалізовано низку підсистем:
інформаційна підсистема;
підсистема синхронізації обчислювального процесу; підсистема налаштування на виконуваний кадр (підсистема реконфігурації архітектури на програмному рівні);
підсистема налаштування конфігурації ПЛІС реконфігурованих обчислювача (підсистема реконфігурації архітектури на схемотехническом рівні);
підсистема обробки відмов у роботі системи.
Інформаційна підсистема забезпечує реалізацію структурно-процедурних обчислень. Ця підсистема включає в себе безліч інформаційних каналів і внутрішні комутаційні структури модулів реконфігурованих обчислювача.
Як зазначалося раніше, в багатопроцесорних системах зі структурно-процедурної організацією обчислень керуючими елементами є контролери (мультіконтроллером) розподіленої пам'яті. Налаштування Макропроцесор на макрооперації кадру здійснюється за допомогою контролерів розподіленої пам'яті [5].
Технологія ПЛІС дозволяє реалізувати два рівні програмування архітектури системи. Перший рівень - користувальницький (системного програміста). На цьому рівні створюються макрооперації за допомогою налаштування процесорів на певні арифметико-лог...
