ся на вихідні лінії DO7-DO0. Запам'ятовування (защелкивание) в інформаційних тригерах здійснюється при переході STB від високого рівня до низького. Цей сигнал підключається до висновку МП ALE. Сигнал OE управляє вихідними буферами: при ОЕ=0 буфер відмикається, при ОЕ=1 він встановлюється в високоомне Z-стан. Сигнал ОЕ не впливає ні на стану інформаційних тригерів, ні на функцію запису. У схемі цей сигнал підключається до землі.
Для організації ШД використовується шинні формувачі КР580ВА86 як буферні пристрої шини даних. Формувач складається з восьми однакових функціональних блоків із загальними сигналами управління Т і ОЕ. Функціональні блоки складаються з двох підсилювачів-формувачів з z-станами на виходах, схема включення яких забезпечує різноспрямовану передачу. При вхідному сигналі керування напрямком передачі рівному нулю (Т=0) здійснюється передача від В7-В0 до А7-А0 (режим В? А), при Т=1 - від А7-А0 до В7-В0. Цей сигнал підключається до висновку МП DT/R. При вхідному сигналі дозволу передачі рівному нулю (ОЕ=0) знімається z-стан з виходу підсилювача-формувача, обраного по входу Т. Сигнал ОЕ підключається до висновку МП DEN.
В якості ОЗУ (RAM) вибираємо мікросхему КР537РУ10 ємністю 11 Лютого байт=2048 байт. Підключаємо відповідно до ША і ШД. У цю пам'ять записуються відліки, отримані з АЦП.
В якості ППЗУ (PROM) вибираємо мікросхему КР556РТ7 ємністю 2 +11 байт=2 048 байт. Мікросхема підключається до ША і ШД. У цій пам'яті зберігається програма.
Для забезпечення роздільного адресного простору, тобто формування сигналів MEMRD, MEMWR, IORD, IOWR, використовуються логічні елементи АБО на мікросхемі КР1533ЛЛ1.
4. Поділ адресного простору
Поділ адресного простору необхідно для коректної роботи пристроїв. Під час звернення до якого-небудь пристрою повинно працювати тільки одне воно. Для цього висновки CS підключають до вільним адресним лініях.
Розглянемо таблицю 6, в якій представлена ??реалізація поділу адресного простору.
Таблиця 6
A11A10A9A8A7A6A5A4A3A2A1A0Вибіраемое устр. CSОЗУCSППЗУCSК1810ВТ37CSКР580ВВ51
Крім поділ адресного простору за допомогою виведення вибору кристалу, проводиться поділ за допомогою логіки, на основі мікросхеми КР1533ЛЛ1. Коли йде звернення до пам'яті, то виробляється сигнал MEMWR і MEMRD, в той час як ВУ не вибрані (немає сигналу читання або запису в ВУ) і навпаки, коли йде звернення до ВУ MEMWR і MEMRD які не виробляються.
5 Алгоритм роботи системи
При включенні живлення: CS=FFFFh, IP=0000h. МП йде в PROM і за адресою 0FF0h виконує пятібайтную команду JMP: 0000 0С00h. Після виконання команди відбувається стрибок на адресу в пам'яті 000h. Далі йде ініціалізація: спочатку инициализируются Рони, потім ініціалізується пристрої: К1810ВТ37, КР580ВВ51.
При ініціалізації К1810ВВТ37 спочатку в КПДП передається команда управління, потім організується цикл, в якому по черзі для кожного канал передається команда установки режиму і потім завантажуються константи.
При ініціалізації КР580ВВ51 програмується асинхронний режим.
МП програмно встановлює запит на ПДП каналу 0 і система переходить у режим ПДП з блочною передачею даних від АЦП в ОЗУ. Потім виконується читання слова стану, за яким визначається завершення блокової передачі і виконується пошук відліку з максимальним значенням.
Знайдений відлік передається в послідовний інтерфейс, після він передається зовнішнього пристрою в асинхронному режимі.
6. Програма
0FF0h: jmp 0000h; перехід на початок ініціалізації пристроїв (CS=0C00h)
;- ---------------------------- Початок ініціалізації - -----------------------------
h: mov ax, 0000h
mov ss, ax
mov ds, ax; ініціалізація сегментів
mov ax, 0400hsp, ax
;- -------------------------------------- Ініціалізація К1810ВТ37 ----------------
mov al, 01000000b
out 11101000b, al; запис в регістр команд управління
mov cx, 0004h; кількість циклів дорівнює числу каналів КПДП
mov bl, 11100000b
mov dl, 10000100b; режим блокової передачі
Ah: out 11101011b, dl; запис в регістр режиму
mov al, 00h
out bl, al; завантаження мл. байта в регістри BAR і CAR
...
