- Універсальний Регистр 564ІР9
ВІН має входь :
1) сінхронізації (Тактова) - С;
2) задання режиму роботи (паралельний-послідовний)-P/S;
3) послідовного введенню ІНФОРМАЦІЇ (входь JK-тригера Першого розряду) - J, K;
4) паралельного введенню ІНФОРМАЦІЇ - D 1 , D 2 , D 3 , D 4 ;
5) задання відачі ІНФОРМАЦІЇ в прямому або інверсному коді - T/С;
6) встановлення нульового стану R. p> виходе : Q 1 , Q 2 , Q 3 , Q 4 . p> При відачі ІНФОРМАЦІЇ у послідовному коді Останній знімається з виходів Q 4 .
Контрольні запитання:
1. Що назівається Регістром?
2. Область ! застосування регістрів?
3. Яким чином класіфікуються регістрі?
Інструкційна картка № 28 для самостійного опрацювання навчального матеріалу з дисципліни В«Основи електроніки та мікропроцесорної техніки В»
І. Тема: 4 Основи цифрової Електронної схемотехнікі
4.3 Цифрові Пристрої
Мета: Формування спожи безперервного, самостійного поповнення знань; Розвиток творчих здібностей та актівізації розумової ДІЯЛЬНОСТІ.
ІІ. Студент повинний знаті:
- Призначення суматорів;
- Область ! застосування суматорів;
- Способи реалізації суматорів;
ІІІ. Студент винен уміті:
- Застосовуваті суматорів при побудові електричних схем;
- Будуваті та вікреслюваті схеми на Основі суматорів.
ІV. Дидактичні посібники: Методичні вказівки до опрацювання. p> V. Література: [1, с. 178-179]. p> VІ. Запитання для самостійного опрацювання:
1. Суматор. Загальні Відомості
VІІ. Методичні вказівки до опрацювання: Теоретична частина. p> VІІІ. Контрольні питання для перевіркі якості засвоєння знань:
1. Що таке суматор?
2. Як класіфікують Суматори?
3. Як графічно позначаються Суматори та їх табліці істінності?
ІХ. Підсумки опрацювання:
Підготував викладач: Бондаренко І.В.
В
Теоретична частина: Цифрові Пристрої
План:
1. Суматор. Загальні Відомості
Література
1. Суматор. Загальні Відомості
Суматор - логічний комбінаційній Пристрій, что Виконує Арифметичний додавання кодів двох чисел. При Арифметичний додаванні віконуються ї Другие додаткові Операції: врахування знаків чисел, вірівнювання порядків. Зазначені Операції віконуються в арифметико-логічніх прибудована (АЛП) чі процесорніх елементах, ядром якіх є Суматори. Суматори класіфікують по різніх ознакой.
У залежності від системи числення розрізняють :
- двійкові;
- двійково-десяткові (У загально випадка двійково-кодовані);
- десяткові.
За кількості одночасно оброблюваніх розрядів чисел, что додаються:
- однорозрядні;
- багаторозрядні.
За кількістю входів и віходів однорозрядніх двійковіх суматорів:
- чвертьсуматорі (Елементи "сума за модулем 2"; елементи "віключаюче АБО"), что характеризуються наявністю двох входів, на Які подаються два однорозрядніх числа, и одним виходом, на якому реалізується їхня Арифметичний сума;
- напівсуматорі, что характеризуються наявністю двох входів, на Які подаються однойменні розряди двох чисел, и двох віходів: на одному реалізується Арифметичний сума в даним розряді, а на Іншому переніс у Наступний (старший) розряд;
- повні однорозрядні двійкові Суматори, что характеризуються наявністю трьох входів, на Які подаються однойменні розряди двох чисел, что складаються, и переніс з попередня (молодшого) розряду, и двома вихід: на одному реалізується Арифметичний сума в даним розряді, а на Іншому переніс у Наступний (старший) розряд.
За способом представлення ї ОБРОБКИ чисел, что додаються, багаторозрядні Суматори поділяються на :
- послідовні, у якіх обробка чисел ведеться по черзі, розряд за розряда на тій самій елементній базі;
- Паралельні, у якіх доданкі додаються одночасно по всех розряда, и для шкірного розряду є своя елементна база.
Паралельний суматор у найпростішому випадка являє собою n однорозрядніх суматорів, послідовно (від молодших розрядів до старших) з'єднаних Ланцюг переносу. Однак така схема суматора характерізується порівняно невісокою швідкодією того, что Формування сігналів суми и перенесенню в шкірному i-му розряді віробляється позбав после того, як надійде сигнал переносу з (i-1) - го розряду.
Чвертьсуматор
Найпростішім двійковім сумуючім елементом є чвертьсуматор.
Походження назви цього елемен...
