Рисунок 3.2 Структурна схема стекового РЗУ (РЗУ типу LIFO)
4. Розробка принципової схеми пам'яті FIFO, LIFO
Метою даного дипломного проекту є розробка РЗУ типу чергу (РЗУ типу FIFO) і стекового РЗУ (РЗУ типу LIFO)
Розробка принципова схема пам'яті типу FIFO.
Виходячи з структурної схеми пам'яті типу FIFO представленої на малюнку 3.1, принципова схема повинна складатися з наступних елементів:
двох восьми розрядних універсальних регістра зсуву з послідовному портом введення і паралельним портом введення - виведення. Для даної схеми підходить регістр на мікросхемі КР1533ІР24, режими роботи регістра наведені у таблиці 4.1
чотирьох розрядного двійковий лічильника. Для даної схеми підходить чотирьох розрядний двійковий реверсивний лічильник, на мікросхемі КР1533ІЕ7 режим роботи лічильника наведено в таблиці 4.2,
синхронний D - тригер. Для даної схеми підходить D - тригер на мікросхемі КР1533ТМ2.
Таблиця 4.1 Режими роботи регістра К1533ІР24
РежимВходВход/выходВыходRS0S1EZ1EZ2CDS7DS0ZD1ZD2ZD3ZD4ZD5ZD6ZD7ZD8D1D8Установка «Логічний 0» LLXLLXXXLLLLLLLLLLLXLLLXXXLLLLLLLLLLLHHXXXXXXXXXXXXXLLУдержаніеHLLLLXXXD1 0 D2 0 D3 0 D4 0 D5 0 D6 0 D7 0 D8 0 D1 0 D8 0 HXXLLLXXD1 0 D2 0 D3 0 D4 0 D5 0 D6 0 D7 0 D8 0 D1 0 D8 0 Зрушення вправоHHLLLXHHD1nD2nD3nD4nD5nD6nD7nHD7nHHLLLXLLD1nD2nD3nD4nD5nD6nD7nLD7nСдвіг влевоHLHLLHXD2nD3nD4nD5nD6nD7nD8nHD2nHHLHLLLXD2nD3nD4nD5nD6nD7nD8nLD2nLЗагрузкаHHHXXXXd1d2d3d4d5d6d7d8d1d8
Таблиця 4.2 Режим роботи лічильника КР1533ІЕ7
Режим работиВходRC «+1» «- 1» Установка в стан «логічний 0» Запис інформації Неактивне стан Рахунок прямий Рахунок зворотний HLLLLXLHHHXXHHXXHH
Динамічні і статичні характеристики регістра КР1533ІР24 і лічильника КР1533ІЕ7 наведені у Додатку А.
Синтез комбінаційної схеми.
Беручи до уваги те, що режимами роботи регістрів буде управляти комбінаційна схем необхідно провести її синтез в наступному порядку:
). Складання таблиці істинності, які будуть відображати залежність вихідних сигналів подаються на входи регістрів (Е01, Е02 - входи дозволу стану високого імпедансу, S0 - вхід вибору режиму, С - тактовий вхід) від вхідних сигналів (сигналу записи WR, синхросигналу 1С, стробирующего сигналу 2С і сигналу з виходу лічильника Q8 - вихід четвертого розряду).
Таблиця 4.3 Таблиця істинності вихідних сигналів Е01, Е02 першого регістра від вхідних 2C, Q8 і WR
E01E022CQ8WR000011111111011
Таблиця 4.4 Таблиця істинності вихідних сигналів Е01, Е02 друге регістра від вхідних 2C, Q8 і RD
E01E022CQ8WR001111101111101
Таблиця 4.5 Таблиця істинності вихідного сигнал З першого регістра від вхідних 2C, Q8, WR і 1С
С1С2CQ8WR1101 000001 000110 10
Таблиця 4.6 Таблиця істинності вихідного сигнал С другий регістра від вхідних 2C, Q8, WR і 1С
С1С2CQ8WR1100 100000 100111 00
Таблиця 4.7 Таблиця істинності вихідного сигнал S0 перше регістра від вхідних Q8, WR
S0Q8WR010000
Таблиця істинності вихідного сигнал S0 другого регістра від вхідних Q8, WR точно така ж як і для першого.
). Складання функціональних залежностей виходячи з таблиць.
Виходячи з таблиці істинності 4.3 складаються функціональні залежності:
Виходячи з таблиці істинності 4.4 складаються функціональні залежності:
Виходячи з таблиці істинності 4.5 складаються функціональні залежності:
Виходячи з таблиці істинності 4.6 складаються функціональні залежності:
Виходячи з таблиці істинності 4.7 складаються функціональні залежності:
На основі записаних виразів складемо комбінаційну схему (рисунок 4.1).
Повна принципова схема РЗУ типу FIFO показана на малюнку 4.2.
Дана схема працює в режимі послідовного введення і паралельного виведення інформації і зберігає одне 8 - бітове слово.
Розробка принципова схема пам'яті типу LIFO.
Схема стекового РЗУ (РЗУ типу LIFO) повинна містити такі елементи:
чотирьох восьми - розрядних регістра зсуву, які повинні виконувати алгоритм LIFO. Для даної схеми підходить регістр на мікросхемі КР1533ІР13, режими роботи регістра наведені в таблиці 4.8.
Таблиця 4.8 Режими роботи регістра К1533ІР13
ВходиВиходи Q0 Q1 ... Q6 Q7Сброс RВибор режімаТакто-вий ССдвігДанних А0-А...
