при записі в стек втрачається. При читанні з стека вміст верхнього рівня переписується в програмний лічильник, а на його місце записується вміст другого рівня і т.д. Вміст нижнього 4-го рівня стека копіюється в третій рівень, а також зберігається в четвертому рівні. Основне призначення стека полягає в зберіганні точок повернення (адрес повернення) команд, які будуть виконуватися після підпрограм і переривань. Тобто допускається 4-х рівнева ступінь вкладеності підпрограм і переривань для TMS32010. Крім того стек використовується при виконанні деяких команд вводу-виводу. Тому ступінь вкладеності для підпрограм, які використовують такі команди, дорівнює 3. У мікропроцесорі TMS32010 мається програмна можливість нарощувати стек відводячи під нього осередки ОЗУ даних.
Малюнок 2.3 Структурна схема мікропроцесора КР1810ВМ86
Малюнок 2.4 Структурна схема TSM32010
Рисунок 2.5. Структурна схема мікропроцесора К1804ВУ4
3. Розробка укрупненої структури пам'яті FIFO, LIFO
На малюнку 3.1 показана структурна схема РЗУ типу чергу (РЗУ типу FIFO). До її складу входять такі блоки:
блок управління;
комбінаційна схема;
блок регістрів; що складається з двох регістрів в яких зберігається записувана інформація,
послідовний порт вводу 1DI, послідовний порт виводу 1DO і паралельний порт введення - виведення 2DIO.
Блок управління містить:
- лічильник;
- тригер прапора;
За допомогою лічильника відбувається управління портами регістрів.
Тригер прапора призначений для ініціалізації сигналу прапора AN що говорить про те, що регістр повний і можна зчитувати інформацію зберігається в регістрі.
Комбінаційна схема призначена для управління режимами роботи регістрів.
Блок регістрів складається з двох регістрів призначених для тимчасового зберігання 8 - бітного слова надходить на шину 1DI.
Запис 8 - бітового слова через послідовну шину введення 1DI проводиться спочатку в перший регістр при подачі на нього сигналу запису і по позитивному фронту синхросигналу С. У той час як відбувається запис 8 - бітного слова в перший регістр, другий регістр знаходиться в режимі очікування. Після запису восьмого біта інформації на виході тригера прапора встановлюється сигнал прапора готовності AN. Одночасно з цим на виході лічильника з'являється комбінація яка підключає послідовну шину введення 1DI до другого регістру, а паралельну шину введення - виведення 2DIO до першого регістру і наступне 8 - бітове слово вводиться в другій регістр при подачі на нього сигналу запису і по позитивному фронту синхросигналу С.
Установка сигналу прапора готовності AN, може бути використана для ініціалізації читання байта даних через паралельний порт введення - виведення регістра. Пристрій, що приймає зчитуваний паралельний код, подає стробірующій сигнал 2С, який відкриває паралельний порт введення - виведення DIO регістра для виведення з регістра готового байта даних в шину 2DIO.
На малюнку 3.2 показана структурна схема стекового РЗУ (РЗУ типу LIFO). До її складу входить:
блок управління;
блок регістрів;
лічильник.
Блок управління - формує керуючі сигнали такі як:
- сигнал запису;
- сигнал читання;
синхросигнал С;
сигнал скидання в стан логічного нуля.
Блок регістрів - містить 4 регістра утворюють стек. Стек служить для тимчасового зберігання восьми чотирьох розрядних слова надходять на шина DI. Запис чотирьох розрядних слів здійснюється по позитивному фронту синхросигналу С і сигналу читання.
Зчитування виконується через порт виводу DO з вершини стека при подачі сигналу читання і синхросигналу С з блоку управління.
Лічильник - призначений для ініціалізації сигналу прапора AN що говорить про те, що стек повний або порожній, залежно від цього блоком управління формуються сигнали зчитування або запису.
Малюнок 3.1 Структурна схема РЗУ типу чергу (РЗУ типу FIFO)
...
