36 Кбіт . Тим не менше, кожен блок може бути використаний як два незалежних блоку по 18 Кбіт. Додатково в складі блоку присутні ланцюга, що полегшують побудову модулів FIFO (черги) і пристрої корекції помилок. Логіка FIFO забезпечує прапори В«FIFO полонВ», В«FIFO порожнійВ», а також прапори В«FIFO майже повнийВ», В«FIFO майже порожнійВ» з програмованими порогами спрацьовування (рис. 7) [1, 2]. Пам'ять може використовуватися з шириною даних від 1 до 72 розрядів. У 72-розрядному варіанті доступний тільки так званий В«простий двухпортовий режимВ», в якому один порт використовується для читання, а інший - для запису. В інших варіантах доступний В«істинний двухпортовий режимВ», при якому порту можуть використовуватися як для читання, так і для запису.
В
Рис. 7. Архітектура блокової пам'яті Virtex-5
Частота роботи блокової пам'яті в сімействах Virtex-5 сягає 550 МГц, а її ємність - майже 12 Мбіт. Для порівняння: в сімействах Virtex-6 максимальна ємність блокової пам'яті становить 38 Мбіт, а в Virtex-7 - 68 Мбіт. Якісні зміни, що відбулися в способі організації блокової пам'яті, відповідаю загальної тенденції збільшення пропускної здатності інтерфейсів обміну між пам'яттю і арифметичними пристроями. За оцінкою виробника, пристрої Virtex-5 в 4.4 рази перевершують своїх попередників Virtex-4 по пропускній здатності пам'яті, що важливо для побудови систем цифрової обробки сигналів, а також високопродуктивних паралельних обчислень. br/>
1.2.3 Блоки цифрової обробки сигналів
З блокової пам'яттю зазвичай асоційовані апаратні помножувачі. Як правило, блокова пам'ять зберігає коефіцієнти цифрових фільтрів. Проте зі збільшенням рівня інтеграції та поширенням софт-процесорів з'явилася можливість реалізувати на тому ж кристалі не тільки блоки ЦГЗ, але і керуючий процесор (наприклад MicroBlaze). Тому кількість блоків DSP (ЦГЗ) росте трохи повільніше, ніж кількість блоків пам'яті. p align="justify"> Нагадаємо, що основною операцією в задачах ЦГЗ є множення з накопиченням (Multiply- and-Accumulate - MAC ).
Структурна схема блоку DSP48E сімейства Virtex-5 показана на рис.8.
В
Рис. 8. Блок DSP48E сімейства Virtex-5
У цьому блоці замість множення двох 18-розрядних операндів стало доступно перемножування 25-розрядного числа на 18-розрядне. Акумулятор замінений 48-розрядним сумматором-вичітатель. Крім того, можливе каскадування блоків DSP з застосуванням виділених трасувань ресурсів у межах однієї колонки. Нарешті, доданий незалежний 48-розрядний вхід і мож...
