Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые обзорные » Пошукове проектування моделі ПЛІС для побудови системи цифрової обробки сигналів

Реферат Пошукове проектування моделі ПЛІС для побудови системи цифрової обробки сигналів





ливість підсумовування трьох операндів в межах одного блоку. Відзначимо також підвищення тактової частоти до 550 МГц (500 МГц у Virtex-4) і приблизно 40%-ве зниження споживаної потужності в порівнянні з Virtex-4 [1, 2]. p align="justify"> Сімейства Virtex-6 і Spartan-6 мають більшу кількість блоків DSP (у молодшій ПЛІС Virtex-6 SXT їх більше ніж у будь-який з мікросхем Virtex-5 SXT). Слід зазначити якісні зміни цих блоків, які стали називатися XtremeDSP (DSP48E1S). Нововведенням у порівнянні з сімейством Virtex-5 є попередній суматор (pre-adder). Цей модуль є хорошим прикладом технічного рішення, яке при невеликих апаратних витратах дозволяє отримати суттєвий виграш при реалізації певного класу алгоритмів, а саме цифрових фільтрах з симетричними коефіцієнтами. У таких проектах ми маємо двократне зменшення кількості необхідних для реалізації блоків XtremeDSP.

У табл. 1 показані зведені характеристики продуктивності в задачах ЦГЗ для FPGA сімейств Virtex різних поколінь. br/>

Табл. 1. Зведена таблиця продуктивності FPGA Xilinx в задачах цифрової обробки сигналів

В 

Прим . : всі частоти вказані для виконання ПЛІС з найбільш швидким класом швидкості (speed grade)


З таблиці видно, що пікова продуктивність зростає в 2 рази при переході до кожного нового сімейства, що досягається насамперед відповідним дворазовим зростанням кількості блоків цифрової обробки сигналів. Тактова частота при цьому зростає приблизно на 10% щодо попереднього сімейства. Це означає, що отримання максимальної віддачі від FPGA серії SX можливо при глибокому розпаралелюванні процесів обробки, наприклад при реалізації багатоканальних фільтрів високих порядків. br/>

1.2.4 Швидкісні послідовні приймачі

Високошвидкісні послідовні приймачі ( transivers , трансивери) відіграють важливу роль при проектуванні системи ЦОС . У зв'язку з цим можна виділити появу ПЛІС серії Spartan-6 LXT, що містять блоки GTP (як і в ранніх пристроях серії Virtex-5). Дані трансивери дозволяють передавати дані зі швидкістю до 3.75 Гбіт/с, що дало реальну можливість створення недорогих пристроїв, що містять такі інтерфейси на базі гігабітних приемопередатчиков, як Gigabit Ethernet, SATA та PCI Express.

Поява другого покоління інтерфейсу PCI-E (PCI Express 2.0), який працює на швидкості до 5 Гбіт/с вже не дозволило використовувати трансивери GTP в якості апаратної платформи. Однак поява пристроїв серії Virtex-5 FXT і пізніших серій ПЛІС дозволило вирішити цю проблему. У зазначених серіях з'явилися більш швидкісні приймачі GTX, що забезпечують пропускну здатність даних до 6.5 Гбіт/с. Нарешті, справжньою подією стала п...


Назад | сторінка 7 з 26 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Архітектура Virtex
  • Реферат на тему: Дослідження можливостей апаратної реалізації IPS / IDS на основі ПЛІС
  • Реферат на тему: Аналіз алгоритмів цифрової обробки сигналів. Дослідження коригувальних зді ...
  • Реферат на тему: Проектування блоку обробки даних в структурному базисі серії К1804ВС2
  • Реферат на тему: Процес проектування блоку обробки даних в структурному базисі серії К1804ВС ...