внює 0, то твір в основних розрядах суматора виходить з недоліком. Якщо додатковий розряд дорівнював 1, то в результаті перенесення 1 з додаткового розряду до основних розрядів суматора додається одиниця і твір виходить з надлишком, при цьому максимальне значення похибки твори одно половині 1 молодшого розряду. p align="justify"> Слід зазначити, що при будь-якому методі множення операція зазвичай починається з аналізу на 0 співмножників. При рівності нулю хоча б одного множники множення не виробляється, а твором присвоюється нульове значення. br/>
2. Блок-схема алгоритму виконання операції
Вихідні дані для побудови блок-схеми алгоритму:
операція: множення;
числа з фіксованою без знаку, представлені у прямому коді;
кількість розрядів: 4;
алгоритм множення: на один розряд множника, починаючи зі старших розрядів множника із зсувом приватної суми вправо.
Алгоритм множення представлений на кресленні 02.24.001.01 графічної частини роботи. Наведемо його опис:
1. Беруться модулі від співмножників. p align="justify">. Вихідний значення суми часткових творів приймається рівним 0 (блок № 1). p align="justify">. У блоці № 2 проверяетсяследующее умова:
Якщо аналізована цифра множника дорівнює 1, то до суми часткових творів додається множимое (блок № 3); якщо ця цифра дорівнює 0, прибуток не проводиться (блок № 4). p align="justify">. Виробляється зрушення суми часткових творів вправо на один розряд (блок № 5). p align="justify">. Пункти 2 і 3 послідовно виконуються для всіх цифрових розрядів множника, починаючи з молодшого. p align="justify">. За умови i = 0 (блок № 7) у блоці № 8 виводиться результат С.
3. Визначення набору керуючих сигналів
Пристрій управління (УУ) формує та подає в усі блоки процесора в потрібні моменти часу певні сигнали управління (таблиця 1), зумовлені специфікою виконуваної операції і результатами попередніх операцій; формує адреси комірок пам'яті, використовуваних виконуваної операцією, і передає ці адреси у відповідні блоки ЕОМ.
Пристрій управління містить регістр команд, дешифратор команд і управляючий пристрій, до складу якого входить керуюча пам'ять. Керуюча пам'ять містить мікропрограми всіх команд для даного мікропроцесора. p align="justify"> На управляючий пристрій надходять послідовності тактового генератора, сигнал готовності від ОЗУ, постійного пам'яті (ПЗУ) або пристроїв введення-виведення (УВВ) до прийому або передачі даних, сигнал запиту на переривання від зовнішніх пристроїв.
Таблиця 1 - Набір керуючих сигналів
СхемаРазрядностьФункцииУправляющий сігналРегістр модуля множимо РегА4ЗагрузкаУС1Регістр модуля множника...
