налогового входу АЦП може бути вибраний один з входів ADC0 ... ADC7, а також GND і вихід фіксованого джерела опорного напруги 1,22 В. У режимі диференціального введення передбачена можливість вибору инвертирующих і неінвертуючий входів до диференціального підсилювача. Якщо вибраний диференційний режим аналогового введення, то диференціальний підсилювач підсилюватиме різницю напруг між вибраною парою входів на заданий коефіцієнт підсилення. Посилене таким чином значення надходить на аналоговий вхід АЦП. Якщо вибирається однополярний режим аналогового введення, то каскад посилення пропускається.
Робота АЦП дозволяється шляхом установки біта ADEN в ADCSRA. Вибір опорного джерела і каналу перетворення не можливо виконати до установки ADEN. Якщо ADEN=0, то АЦП не споживає струм, тому, при перекладі в економічні режими сну рекомендується заздалегідь відключити АЦП. АЦП генерує 10-розрядний результат, який поміщається в пару регістрів даних АЦП ADCH і ADCL.
За замовчуванням результат перетворення розміщується в молодших 10-ти розрядах 16-розр. слова (вирівнювання праворуч), але може бути опціонально розміщений в старших 10-ти розрядах (вирівнювання ліворуч) шляхом установки біта ADLAR в регістрі ADMUX. Практична корисність представлення результату з вирівнюванням зліва існує, коли досить 8-розрядне дозвіл, тому в цьому випадку необхідно вважати тільки регістр ADCH. В іншому ж випадку необхідно першим рахувати вміст регістра ADCL, а потім ADCH, чим гарантується, що обидва байта є результатом одного і того ж перетворення.
Як тільки виконано читання ADCL блокується доступ до регістрів даних з боку АЦП. Це означає, що якщо лічений ADCL і перетворення завершується перед читанням регістра ADCH, то жоден з регістрів не може модифікуватися і результат перетворення втрачається. Після читання ADCH доступ до регістрів ADCH і ADCL з боку АЦП знову дозволяється. АЦП генерує власний запит на переривання по завершенні перетворення. Якщо між читанням регістрів ADCH і ADCL заборонений доступ до даних для АЦП, то переривання виникне, навіть якщо результат перетворення буде втрачено.
. 2.3 Переддільник і тимчасова діаграма перетворення
Якщо потрібна максимальна роздільна здатність (10 розрядів), то частота на вході схеми послідовного наближення повинна бути в діапазоні 50 ... 200 кГц. Якщо достатньо дозвіл менше 10 розрядів, але потрібна вища частота перетворення, то частота на вході АЦП може бути встановлена ??понад 200 кГц. Модуль АЦП містить переддільник, який формує похідні частоти понад 100 кГц по відношенню до частоті синхронізації ЦПУ. Коефіцієнт розподілу встановлюється за допомогою біт ADPS в регістрі ADCSRA.
Переддільник починає рахунок з моменту включення АЦП установкою біта ADEN в регістрі ADCSRA. Переддільник працює поки біт ADEN=1 і скинутий, коли ADEN=0. Якщо ініціюється однополярное перетворення установкою біта ADSC в регістрі ADCSRA, то перетворення починається з наступного наростаючого фронту тактового сигналу АЦП .. Нормальне перетворення вимагає 13 тактів синхронізації АЦП.
Перше перетворення після включення АЦП (установка ADEN в ADCSRA) вимагає 25 тактів синхронізації АЦП за рахунок необхідності ініціалізації аналогової схеми. Після початку нормального перетворення на вибірку-зберігання витрачається 1.5 такту синхронізації АЦП, а після початку першого перетворення - 13,5 тактів. По завершенні перетворення результат поміщається в регістри даних АЦП і встановлюється прапор ADIF. У режимі одиночного перетворення одночасно скидається біт ADSC. Програмно біт ADSC може бути знову встановлений і нове перетворення буде ініційовано першим наростаючим фронтом тактового сигналу АЦП. У режимі автоматичного перезапуску нове перетворення починається відразу по завершенні попереднього, при цьому ADSC залишається у високому стані.
Тип преобразованіяДлітельность вибірки-зберігання (в тактах з моменту початку перетворення) Час перетворення (в тактах) Перше преобразованіе14.525Нормальное однополярное преобразованіе1.513Нормальное диференціальне преобразованіе1.5/2.513/14
. 2.4 Зміна каналу або вибір опорного джерела
Біти MUXn і REFS1: 0 в регістрі ADMUX підтримують одноступенчатую буферизацію через тимчасовий регістр. Цим гарантується, що нові налаштування каналу перетворення і опорного джерела набудуть чинності в безпечний момент для перетворення. До початку перетворення будь-які зміни каналу і опорного джерела вступаю в силу відразу після їх модифікації. Як тільки починається процес перетворення доступ до зміни каналу і опорного джерела блокується, чим гарантується достатність часу на перетворення для АЦП. Безперервність модифікації повертається на останньому такті АЦП перед завершенням перетворення (перед установкою прапора ADIF в ...
