y"> Умовні Позначення на малюнку 1.8: VCC - вивід джерела живлення; GND - земля.B (PB7..PB0) - порт B є 8-бітовім двонаправленім портом вводу/виводу. Для виводів порту передбачені внутрішні підтягуючі резистори (вібіраються для шкірного біта). Виводи PB0 и PB1 такоже є позитивним (AІN0) i негативно (AІN1) входами вбудований аналогового компаратора. Вихідні буфер порту B могут спожіваті струм до 20мА ї безпосередно управляти світлодіоднімі індікаторамі. Если виводи PB0..PB7 Використовують як входь ї ззовні встановлюються в низька стан, смороду є Джерелі СТРУМУ, если включені внутрішні підтягуючі резистори. Крім того, порт B Обслуговує деякі СПЕЦІАЛЬНІ функції.D (PD6..PD0) - порт D є 7-бітовім двонаправленім портом Із внутрішнімі підтягуючімі резисторами. Вихідні буфер порту D могут спожіваті струм до 20мА. Если входь Встановлені в низьких стан, виводи порту D є Джерелі СТРУМУ, если задіяні підтягуючі резистори. Крім того, порт D Обслуговує деякі СПЕЦІАЛЬНІ функції.- вхід скидання. При втріманні на вході низьких уровня течение двух машин ціклів (если генератор працює), Здійснює скід.- вхід інвертуючого підсілювача генератора ї вхід зовнішнього тактового сігналу.- Вихід інвертуючого підсілювача генератора.і XTAL2 є входом и виходом інвертуючого підсілювача, Який можна використовуват для генератора Тактова імпульсів. Можна використовуват як кварцові, так и керамічні резонатори. При підключенні зовнішнього тактового сигналу вивод XTAL2 залішається непідключенім, а XTAL1 підключається до виходе зовнішнього генератора.
Малюнок 1.9 - Схема Підключення кварцовий генератора
Малюнок 1.10 - Схема Підключення зовнішнього тактового сигналу
Регістровій файл Швидкого доступу містіть 32 8-розрядно регістрі Загальне призначення, доступ до якіх здійснюється за один машинний цикл. Тому за один машинний цикл віконується один операція АЛП. Два операнда вібіраються з реєстрового файлу, віконується операція, результат ее запісується в РЕЄСТРОВИЙ файл - усьо за один машинний цикл.
Шість Із 32 регістрів можна використовуват як три 16-розрядно покажчика в адресному пространстве даних, что дает можлівість використовуват Високоефективний адресну арифметику (16-розрядні регістрі X, Y и Z). Один Із трьох адресних покажчіків (РЕГІСТР Z) можна використовуват для адресації таблиць у пам'яті програм. Це X-, Y- и Z- регістрі.
АЛП підтрімує аріфметічні ї логічні операции з регістрамі, з константами ї регістрамі. Операції над ОКРЕМЕ регістрамі такоже віконуються в АЛП.
Крім регістровіх операцій, для роботи з регістровім файлом могут використовуват Доступні режими адресації, оскількі регістровій файл займає адреси $ 00- $ 1F в області даних, Звертатися до якіх можна як до комірок пам'яті.
Простір Введення складається з 64 адреса для періферійніх функцій процесора, таких як керуючі регістрі, таймер/лічильники ї Інші. Доступ до простору вводу/виводу может здійснюватіся безпосередно, як до комірок пам'яті розташованім после реєстрового файлу ($ 20- $ 5F).
Процесори AVR побудовані по гарвардській архітектурі з роздільнімі областями пам яті програм и даних. Доступ до пам яті програм здійснюється за помощью однорівневого буфера. Во время виконан команда, наступна вібірається з пам яті програм. Подібна концепція дает можлівість Виконувати по одній команді за Кожний машинний цикл. Пам ять програм - це внутрішньосістемна завантажувана флеш-пам'ять.
За помощью команд відносніх переходів и виклику підпрограм здійснюється доступ до Всього адресного простору. Більша частина командмає розмір 16- розрядів, одне слово. Кожна адреси в пам'яті програм містіть одну 16- або 32- розрядно команду.
При обробці переривані и виклику підпрограм адреси повернення запам ятовується в стеці. Стек розміщається в пам яті даних Загальне призначення, відповідно розмір стека ограниченной только розміром доступної пам'яті даних и ее использование у Програмі. Усі програми користувача повінні ініціалізуваті покажчик стека (SP) у Програмі, віконуваної после скидання (перше чем віклікаються підпрограмі ї дозволяються переривані). 8- розрядно покажчик стека доступні для читання/запису в області вводу/виводу.
Доступ до 128 байтів статичного ОЗУ, регістровому файлу ї регістрам вводу/виводу здійснюється за помощью п'яти доступних режімів адресації підтрімуваніх архітектурою AVR.
Гнучкий модуль переривані має власний керуючий РЕГІСТР у пространстве вводу/виводу, и прапор глобального Дозволу переривані у регістрі стану.
Кожному переривані призначеня свой вектор у початковій області пам'яті програм. Різні переривані мают ПРІОРИТЕТ відповідно до Розташування їх векторів. За Молодших адресах розташовані Векто...
