х рядках зроблені з обліком, того что ~ F6 (x, y) = F9 (x, y) i навпаки. Одна з можливіть реалізацій наведена на мал.31, ліворуч. Практичні схеми доповнюються функціямі "більше/менше", як Наприклад у мікросхемі 555СП1, яка порівнює два чотірьох розрядно числа. На мал.32 показань з'єднання двох таких схем, для Збільшення розрядності порівнюваніх чисел до восьми. Для правильного результату порівняння чисел X = (x7, x6, ..., x0) i Y = (y7, y6, ..., y0) на вхід X = звітність, податі 1. Схема порівняння входити до складу АЛП мікропроцесора ї часто назівається цифровим компаратором. p align="justify">
8. Схема контролю парності (непарності) Схема застосовується для Виявлення одиночному помилок, вікліканіх Перешкоди в Лінії зв'язку або в блоках пам'яті. Метод Заснований на підрахунку числа одиниць у переданій у лінію або ІНФОРМАЦІЇ, что Направляється на згадка на зберігання порції, причому ЯКЩО число одиниць хлопця - функція парності P (arity) дорівнює нулю. Для чотірьох розрядно двійкового числа таблиця Карно, схемних реалізація ї умовна Позначку наведена на мал.33. br/>В
Символом M2 позначені Операція - "сума за модулем два".
Чотири рядки табліці Карно дають 4 складових:
= ~ x3 * ~ x2 * F6 (x1, x0) + ~ x3 * x2 * ~ F6 (x1, x0) + x3 * x2 * F6 (x1, x0) + x3 * ~ x2 * ~ F6 (x1, x0) = F6 (F6 (x3, x2), F6 (x1, x0)) = (x3 (+) x2) (+) (x1 (+) x0).
Розглянемо приклад.
В
Нехай по n-провідній Лінії зв'язку передається паралельний двійковій код x (n-1), x (n-2), ..., x1, x0, а ухвалюється код x '(n -1), x '(n-2), ..., x'1, x'0. Тоді величина P1 = x0 (+) x1 (+) .. (+) X (n-1). p align="justify"> На приймальний кінці Лінії зв'язку P2 = x'0 (+) x'1 (+) ... (+) X '(n-1) (+) P1. Підставляючі в Останню формулу вираженною для P1 и групуючі змінні в однойменні парі, одержимо: P2 = (x0 (+) x'0) (+) (x1 (+) x'1) (+) (x2 (+) x'2 ) (+) ... З последнего вираженною віпліває, что ЯКЩО передача пройшла без вікрівлень, то xi = x'i и xi (+) x'i = 0, а P2 = 0! При вікрівленні одного й у загально випадка непарного числа біт функція P2 = 1. Аналогічно протікає процес контролю й при послідовній передачі по одній Лінії зв'язку n-біт и одного біта парності. br/>
9. Лічильники
.1 Лічильники з послідовнім перенесеного
що послідовний підсумовує лічильник
Як віпліває з табліці 1 наймолодших розряд Q0 міняє свой стан з шкірними рахунковім імпульсом, зміна стану шкірного Подальшого розряду відбувається, ЯКЩО Попередній переходіті з одінічного в нульовий стан. Если використовуват Т-тригери, сполучені так, як показано на малюнку 1, ті одержимість самє таку послідовність Зміни станів трігерів. br/>В
Малюнок 1 - лічильник, що послідовний підсумовує
На малюнку 2 показані тімчасові діаграмі роботи лічільніка, что підсумовує
В
Малюнок 2 - Тимчасових діаграм роботи лічільніка, что підсумовує
каскадного включення п таких трігерів утворює лічильник з коефіцієнтом Рахунку Ксч = 2n. При цьом звітність, пам'ятати, что КОЖЕН тригер володіє Ксч = 2, а при їх послідовному з'єднанні КОЕФІЦІЄНТИ Рахунку перемножуються. На малюнку .2 видно, что Период проходження імпульсів после шкірного трігера збільшується удвічі, и после последнего перевіщує Период вхідніх імпульсів у Ксч разів. Відповідно частота зменшується в таку ж кількість разів, тоб діліться на число, рівне Ксч. Ця властівість покладаючи в основу Використання лічільніків як дільнік частоти.
Можливий и Інший вариант послідовного включенням трігерів, коли їх входах сполучені з інверснімі виходе попередніх трігерів, як показано на малюнку 3. Так одержують двійковій віднімаючій лічильник, зміна станів Якого показана в табліці 2.
В
Малюнок 3 - що послідовний віднімає лічильник
На малюнку 4 показані тімчасові діаграмі роботи віднімаючого лічільніка.
В
Малюнок 4 - Тимчасових діаграм роботи віднімаючого лічільніка
На малюнках 1 і 3 показані схеми двійковіх послідовніх лічільніків, тоб таких лічільніків, у якіх при зміні стану Певного тригера збуджується подалі тригер, причому тригери міняють свои стани послідовно.
Если в даній сітуації повінні зрадіті свои стани п трігерів, ті для за...
