Регістр з такою доопрацюванням повністю ідентичний регістру, використаному в вихідної схемою.
Таким чином, частина елементів вихідної схеми вдалося перенести в структуру ПЛІС без змін, частина зажадала незначного доопрацювання, а частину довелося створювати з нуля. Зрештою була отримана схема пристрою, що виконує ті ж функції, що й вихідне. Тимчасові діаграми роботи пристрою в різних режимах представлені на малюнках 19 - 22. br/>В
Малюнок 19 - Тимчасова діаграма роботи пристрою в режимі "Хід"
В
Рисунок 20 - Тимчасова діаграма роботи пристрою в режимі "Вперед"
В
Рисунок 21 - Тимчасова діаграма роботи пристрою в режимі "Назад"
В
Малюнок 22 - Тимчасова діаграма роботи пристрою в режимі "Стоп"
.2 Вибір мікросхеми ПЛІС
Компанія Xilinx є провідним виробником мікросхем програмованої логіки - частка Xilinx на світовому ринку ПЛІС становить, за даними самої компанії, 51%. Тому не дивно, що вона виробляє широкий ряд ПЛІС різного призначення і ступеня складності. Всі ПЛІС можна розділити на дві основні групи - FPGA та CPLD. Основним їх відмінністю один від одного є порядок їх завантаження - при включенні FPGA завантажує прошивку з підключеною до неї мікросхеми пам'яті, у той час як CPLD зберігає прошивку всередині себе самої. Крім того, зазвичай FPGA є більш складними, і містять на кристалі готові модулі ФАПЧ, лічильників та інших широко застосовуваних пристроїв, в той час як CPLD зазвичай більш прості і, відповідно, дешеві. Для реалізації розглянутого пристрою однозначним рішенням є вибір мікросхеми типу CPLD, так як їх номенклатура починається від самих маленьких і дешевих чипів. Компанія Xilinx випускає кілька серій CPLD, таких як XC9500 і CoolRunner. Відмінною рисою серії CoolRunner є знижене енергоспоживання. Розроблений пристрій не пред'являє до ПЛІС високих вимог по частоті або розсіюється, тому найбільш раціональним буде вибір поширеною серії ХС9500. Виходячи зі звіту, згенерованого Xilinx ISE, розроблена схема займає 36 логічних осередків. У такому випадку оптимальним є вибір мікросхеми XC9536-10VQ44, що володіє наступними характеристиками:
36 логічних осередків з 800 програмованими логічними зв'язками
34 виводу, доступних для програмування;
робоча напруга 5 В;
затримка розповсюдження сигналу pin-to-pin 10 нс;
44-вивідний QFP-корпус.
.3 Рівні реалізації структури ПЛІС
ПЛІС сімейства CLPD складаються з безлічі макроячеек, кількість яких різна залежно від конкретної мікросхеми. У типовий склад макроячейки входить D-тригер, набір логічних елементів і т.зв. LUT - Look Up Table - елемент пам'яті, в якій зберігається конфіг...
