процесора AMD Atlon в„ў - це девятіпоточная суперскалярна архітектура оптимізовано для високих частот. AMD Athlon в„ў містить дев'ять виконуваних потоків: три для адресних операцій, три для цілочисельних обчислень, і три для виконання команд x87.
Зведена таблиця за обсягами, принципам організації і тактовим частотам кеш-пам'яті у процесорів від Intel і AMD:
В
1.3 Оперативна пам'ять
: Визначення
Абревіатура SDRAM розшифровується як Synchronous Dynamic Random Access Memory - синхронна динамічна пам'ять з довільним доступом. Зупинимося докладніше на кожному з цих визначень. Під В«синхронністюВ» зазвичай розуміється сувора прив'язка керуючих сигналів і тимчасових діаграм функціонування пам'яті до частоті системної шини. Взагалі кажучи, в даний час початковий сенс поняття синхронності стає дещо умовним. По-перше, частота шини пам'яті може відрізнятися від частоти системної шини (як приклад можна навести вже порівняно давно існуючий В«асинхроннийВ» режим роботи пам'яті DDR SDRAM на платформах AMD K7 з чіпсетами VIA KT333/400, в яких частоти системної шини процесора і шини пам'яті можуть співвідноситися як 133/166 або 166/200 МГц). По-друге, нині існують системи, в яких саме поняття В«системної шиниВ» стає умовним - йдеться про платформах класу AMD Athlon 64 з інтегрованим в процесор контролером пам'яті. Частота В«системної шиниВ» (під якою в даному випадку розуміється не шина HyperTransport для обміну даними з периферією, а безпосередньо В«шинаВ» тактового генератора) в цих платформах є лише опорною частотою, яку процесор примножує на заданий коефіцієнт для отримання власної частоти. При цьому контролер пам'яті завжди функціонує на тій же частоті, що і сам процесор, а частота шини пам'яті задається цілим дільником, який може не збігатися з початковим коефіцієнтом множення частоти В«системної шиниВ». Так, наприклад, режиму DDR-333 на процесорі AMD Athlon 64 3200 + будуть відповідати множник частоти В«системної шиниВ» 10 (частота процесора і контролера пам'яті 2000 МГц) і дільник частоти пам'яті 12 (частота шини пам'яті 166.7 МГц). Таким чином, під В«синхронноїВ» операцією SDRAM в даний час слід розуміти сувору прив'язку тимчасових інтервалів відправки команд і даних за відповідними інтерфейсам пристрої пам'яті до частоті шини пам'яті (простіше кажучи, всі операції в ОЗУ відбуваються строго по фронту/зрізу синхросигналу інтерфейсу пам'яті). Так, відправка команд і читання/запис даних може здійснюватися на кожному такті шини пам'яті (по позитивному перепаду - В«фронтуВ» синхросигналу; в разі пам'яті DDR/DDR2 передача даних відбувається як по В«фронтуВ», так і по негативному перепаду - В«зрізуВ» синхросигналу), але не за довільним тимчасових інтервалах (як це здійснювалося в асинхронної DRAM).
Поняття ...
