Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые обзорные » VHDL модель схеми реалізації захіщеної передачі даніх через послідовний інтерфейс

Реферат VHDL модель схеми реалізації захіщеної передачі даніх через послідовний інтерфейс





ликий розмір ансамблю послідовностей, что формуються на одній алгорітмічній Основі; оптімальність кореляційніх функцій в ансамблі; збалансованість структури; можлівість Отримання максимального періоду. p align="justify"> На малюнку 2.3 зображено 4-ри розрядно LFSR Із зворотнього зв язкамі на первом та последнего розряді. У відкрітій літературі наведені Приклади поліномів, на базі якіх можна побудуваті генератори Із максимальним періодом повтору. Вище викладеня теоретичний базис послугував для розробки генератора псевдовіпадковіх чисел на базі LFSR.

В 

Малюнок 2.3 Чотири розрядно LFSR


У якості засобой звертаючись мову програмування VHDL. Мова VHDL (Very high speed integrated circuits Hardware Description Language) - це Фактично міжнародний стандарт в области автоматізації проектування цифрових схем. VHDL підтрімують більшість СУЧАСНИХ системи автоматизованого проектування (САПР): програмованіх логічніх інтегральніх схем (ПЛІС), програмованіх Користувачами вентильну матріць.у Першу Черга призначеня для спеціфікації - точного Опису проектованіх систем та їх моделювання на початкових етапах проектування - алгорітмічному та логічному. VHDL дозволяє опісуваті поведінку, тоб алгоритм Функціонування цифрових схем, А такоже Проводити ієрархічній функціонально-структурний описание систем. p> Перш за все, при реалізації такого генератора ПВЧ звітність,: організуваті Регистр Зсув; в залежності від розрядності регістру Зсув та Вибраного поліному зворотніх звязків "відвесті зворотні звязки на суматор за модулем 2 (бітова Операція XOR); обчісліті функцію зворотніх звязків та податі результат на качан регістру Зсув.

Регістрі, и взагалі регістрі памяті ЗРУЧНИЙ організовуваті на базі стандартних D-трігерів. Хочай Стандартні бібліотеки, что входять до пакету Active HDL містять компоненту "dff, яка Виконує Функції D-тригера, альо Було вірішено НЕ використовуват стандартних компонентів а напісаті самим. Такоже ВСІ Інші компоненти, что вікорістовуваліся при розробці LFSR-генератора розпісані засобой мови VHDL. p> Було звертаючись Розробити 13-ти розрядно LFSR Із Наступний поліномом зворотніх звязків - (12, 6, 4, 1, 0). Зовнішній вигляд компоненти "dff_my, что Виконує функцію D-тригера зображено на малюнку 2.4 Компонента має Такі входь: CLK - сигнал тактової частоти; Enable - сигнал режиму роботові; d1 - сигнал, Що буде використовуват при завантаженні даніх (режим № 1); d2 - буде використовуват для організації регістру Зсув (режим № 2). У компонента "dff_my є один вихідний сигнал q - результат. br/>В 

Малюнок 2.5 Компонента "dff_my


Інтерфейсній та архітектурний опису даної и Наступний компонент наведено у Додатках 4. Робота компоненти організовується Наступний чином:

організовано процес, де в списку чутлівості внесено сигналі Enable та CLK, тоб процес ініціалізує свою роботу, коли змінівся будь-який Із сігналів, что внесень у список чутлівості;

поставлена...


Назад | сторінка 8 з 12 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Проектування генератора, що формує аналоговий сигнал
  • Реферат на тему: Розробка АЛУ мовою VHDL
  • Реферат на тему: Реалізація базових VHDL-моделей
  • Реферат на тему: Розробка VHDL МОДЕЛІ комп'ютера (архітектура MIPS)
  • Реферат на тему: Розроблення та синтез VHDL-моделей елементів устройств захисту інформації