​​Умова на потокових значення сигналів Enable. Если сигнал має значення 0, то на вихідний q сигнал Передат значення сигналів d1, тоб віконується режим № 1. Колі Enable НЕ рівне 0, то означатиме, что D-тригер має працювати у іншому режімі роботи (як Регистр Зсув). Ставитися наступна Умова: чг сигнал тактової частоти CLK змінівся и чі ВІН Рівний одініці ЯКЩО так, то таким чином з шкірними тактом на вихідний сигнал подається значення, а что є на вході d2 (режим № 2). p> Следующая компонента, яка булу розроблено "XOR_6. Призначено Виконувати операцію XOR над 6-ма вхіднімі значення. Отримання Значення подається на вихід компоненти. На малюнку 2.5 зображено зовнішній вигляд компоненти "XOR_6. p> Компонента має компонента має 6 входів типу "STD_LOGIC відповідно А0, А1, ..., А5 и вихід Z0. Робота компоненти організована Наступний чином:
організованій процес Із списком чутлівості, Куди внесені ВСІ вхідні сигналі. Тоб, Данії процес буде запускатіся шкірного разу, ЯКЩО змініться будь-який Із них. p> Обявлено Дві додаткові змінні типу "STD_LOGIC: pZ0 та іZ0. Спочатку проводитися прісвоєння pZ0: = іZ0. Потім іZ0 прісвоюється Значення XOR значень всех вхідніх сігналів. Простою перевіркою візначається, чі змінівся будь-який Із вхідніх сігналів после перерахунку Операції XOR, ЯКЩО та те Із Вказаною затримки отриманий результат подається на вихід Z0, ЯКЩО ні, то результат подається без затримки. br/>В
Малюнок 2.5 Компонента "XOR_6
Компонента "inv_my - інвертор - на вихід подається інвертоване вхідне значення, а компонента" and2_my-Виконує бітове додавання. p> За помощью вбудований у пакет Active HDL засобой Block Diagram Editor - редактор блоків діаграм, розроблені и наведені Вище компоненти обєднано у одну Загальну логічну схему, яка б мала Виконувати функціональні возможности ГПВЧ на базі регістру Зсув з Обернений звязку. p> После успішної компіляції схеми, пакет Active HDL дозволяє використовуват Данії Пристрій як одну цілісну компоненту "lfsr_mvd, зовнішній вигляд Якої зображено на малюнку 2.6.
Дана компонента має Такі входь: CLK - сигнал тактової частоти; Enable - сигнал вмиканням режиму роботи; Reset - сигнал Скиданом; data (12:0) - шина даніх шириною 13 біт. p> Треба Зазначити, что спеціфіка сигналом Enable наступна - ЯКЩО ВІН Рівний 1, то це Дає команду на завантаження D-тригер вхідного значення на шіні, а інакше, ЯКЩО ВІН Рівний 0, то обєднані у кільце базові D-тригери Працюють як Регистр Зсув.
В
Малюнок 2.6 Компонента "lfsr_mvd
оригінально використан функціональні возможности базових логічніх Операторів для організації процеса Скиданом прилаштую. Введень сигнал Reset таким чином підключеній поряд Із сигналом тактової частоти, что при его значенні 1 на Пристрій не якщо йти Жоден такт. Оскількі, КОЖЕН базовий D-тригер сінхронізованій за сигналом тактової частоти CLK, то без наявного такту смороду НЕ будуть функціонуваті, что и прагнулося досягнутості. p> Такоже н...
