використовувати багаторозрядні з поєднаною вхідний і вихідний шинами даних, що дозволить спростити схему. Мікросхеми з організацією 32Кх8 випускаються багатьма фірмами. Пам'ять краще брати нетактіруемую, щоб у режимі читання (при генерації) можна було постійно подавати на вхід-CS сигнал логічного нуля. Швидкодія пам'яті не занадто критично, так як перебір адрес відбувається досить повільно. За період тактового сигналу (1 мкс) в режимі читання повинен встигнути спрацювати регістр накопичується суматора, і пам'ять повинна встигнути видати читається код (із затримкою вибірки адреси).
Суміщена шина вхідних / вихідних даних пам'яті вимагає застосування односпрямованого вхідного буфера, через який в режимі запису на пам'ять подаватимуться записувані в пам'ять коди вибірок генерується сигналу. Буфер повинен відкриватися тим же сигналом, який подається на вхід-WR пам'яті. Під час генерації буфер повинен бути закритий.
В результаті схема буферної пам'яті з цифро-аналогового перетворювача для генератора аналогових сигналів буде виглядати так, як показано на малюнку 8.
Рисунок 8 - Пам'ять і цифро-аналоговий перетворювач генератора аналогових сигналів
Перед початком роботи в пам'ять повинні бути записані коди вибірок (8-розрядна шина «зап. дан».) по стробу «- зап.». Дані повинні виставлятися до початку строба і зніматися після його закінчення. Під час строба запису «- зап.» Пам'ять переходить в режим запису (сигнал-WR), а буфер відкривається (сигнали-EZ1 і-EZ2). За рахунок затримки буфера, що записуються дані знімаються з входів даних пам'яті пізніше, ніж закінчується сигнал «- зап.». Тому дані записуються в пам'ять. По закінченні сигналу «- зап.» Відбувається зміна адреси пам'яті (малюнок 6). Загалом має бути проведено 32К циклів запису для повного заповнення пам'яті.
Коли починається генерація (сигнал «ген.»), адреси пам'яті перебираються накопичують сумматором, а читається з них інформація записується за сигналом «такт» (малюнок 6) у 8-розрядний регістр (дві мікросхеми ТМ8) , а потім надходить на входи цифро-аналогового перетворювача. У результаті видача вибірок вихідного сигналу (U ЦАП) затримується на один такт щодо моменту читання з пам'яті, але ця затримка, як правило, не має ніякого значення. Після закінчення генерації регістр скидається в стан 10000000, відповідне нулю вихідного сигналу U ЦАП. Так як по сигналу початкового скидання «- скидання» (малюнок 7) генерація забороняється, на виході генератора в цей момент також буде нульовий напруга.
Таким чином, схема генератора аналогових сигналів повністю спроектована.
ВИСНОВОК
У ході виконання даного курсового проекту були вивчені теоретичні основи аналогових сигналів, їх характеристики і види, виведені необхідні формули і розроблений генератор аналогових сигналів. Розібрали приклад розробки цифрового генератора аналогових сигналів. Спроектували цифрову частину, пам'ять, цифро-аналоговий перетворювач, що накопичує суматор. Таким чином, всі поставлені цілі були освоєні, завдання - розкриті і досягнуті.
В результаті дослідження відзначимо, що управління розробленого генератора аналогових сигналів краще покласти на комп'ютер або керуючий інтелектуальний контролер, що істотно спростить роботу з ним.
