ням різних операцій і взаємодіями PIM - процесорів і пам'яті. Крім того, вона повинна враховувати семантичні особливості системи в цілому, оскільки система реалізує свої функціональні можливості за рахунок локальних механізмів своїх підсистем.
Організація обчислень на безлічі РIМ - це, насамперед, закріплення завдань і сегментів даних в суворій відповідності з фізичним розподілом даних при віддалених запитах, коли дані не є локальними. Це дуже схоже на рішення практичних завдань з використанням ресурсів Web і на об'єктно-орієнтований підхід до управління логічними задачами та фізичними ресурсами безлічі PIM - пристроїв.
В [10] описаний новий тип пам'яті, яка фактично містить процесор на чіпі динамічної оперативної пам'яті, забезпечуючи більш високі експлуатаційні показники пам'яті і усуваючи різницю між експлуатаційними показниками пам'яті і центрального процесора. Архітектура, названа DataIntensiveArchitecture (DIVA), є процесором в пам'яті (РIМ). Групи чіпів DIVA можуть служити і як паралельний процесор, виконуючи більшість обчислень програми, і як набір «потужних співпроцесорів».
Існуючі центральні процесори мають пам'ять невеликого обсягу - вбудований КЕШ. Тим не менше, для багатьох прикладних програм, це істотно прискорює обробку. Але для багатьох інших - ємність КЕШ недостатня, і процесор повинен чекати, хоча дані вже знайдені на окремих чіпах пам'яті. Затримка, викликана цим процесом визначає »кордон пам'яті» .с допомогою процесорів RISC, розмішені в пам'яті, реалізує дії оперативної пам'яті подібно КЕШ. Перебуваючи на чіпі пам'яті, вони отримує команди від центрального процесора. У певному сенсі, процесор на чіпі пам'яті стає продовженням центрального процесора.
Замість переміщення кожної частини запам'ятовуються даних в центральний процесор для обчислення, Р1М-чіп передає кожне обчислення в процесор або вершину (вузол), яка є найближчою по відношенню до даних.
Такий чіп може містити кілька процесорів (наприклад, чотири процесори), при цьому кожен з процесорів може виконувати обробку 8,16 або 32-розрядних даних.
На відміну від стандартних чіпів пам'яті, коли обробляються 32 біта інформації, кожен чіп PIM може одночасно обробляти до 256 бітів. Така пам'ять за допомогою процесорів типу RISC, розміщених на чіпі, має можливість виконувати чотири операції одночасно, замість однієї як у традиційній пам'яті. Використовуючи сучасну мікроелектронну технологію, був созданчіп типу РИМ, який містить пам'ять ємністю 128кбіт і на цьому ж чіпі 64 елемента обробки (PEs) [11].
При роботі пам'яті в звичайному режимі, адреса представляється РIМ - чіпу, і дані читаються/записуються в чіп. При функціонуванні в режимі обробки, адресу ряду пам'яті і команда надсилаються РТМ - чіпу. Так як є 64 PEs в РГМ - чіпі, а кожен РЕ пов'язаний з однією колонкою пам'яті, що містить 2.048 біт, тому РГМ - чип в режимі обробки функціонує як 64 PEs з 2.048 біт пам'яті на один РЕ. Всі 64 PEs в PIM - чипі виконують команду одночасно над даними відповідно до адреси ряду схеми пам'яті, розміщеної на цьому чіпі.
Такого роду РИМ - чіпи включені в пам'ять автоматизованого робочого місця TERASYS, яке можна віднести до класу SMD - комп'ютерів. Це робоче місце складається з SPARC - 2, з'єднаного через S-шину з 512 РIМ-чіпами [11].
Система на Чіпе (SystemOn a Chip - SOC), SMP на чіпі (SMPOC) і процесор в пам'яті (PIM), включаючи інтелектуальну пам'ять (IRAM) - все це приклади перетворення в архітектурі обчислювальної системи. Але з них тільки PIM використовує важлива властивість DRAM, реалізуючи величезну ширину смуги пам'яті на чипі: приблизно на порядок більше в порівнянні з смугою поза чіпа для звичайної архітектурної організаціі.РIМ - архітектура (Memory, IntelligenceandNetworkDevice-пам'ять, інтелект та мережеве пристрій) - наступне покоління обчислювальних засобів типу «процесор-в-пам'яті». Розвивається архітектура MIND, забезпечуючи багатопотокових однорідний механізм управління ресурсами при низьких накладних витратах, має розширені можливості в порівнянні з іншими типами експериментальних РIМ - виробів, Архітектура MIND, використовуючи високу ширину смуги пропускання пам'яті, підтримує більш ніж сотню вузлів (пам'ять плюс логіка) на чіпі з виявленням і усуненням несправностей. При цьому забезпечується маршрутизація пакету на чіпі так, що масштабовані і альтернативні топології мережі можуть бути реалізовані.
Архітектура MIND-чіпа постійно розвивається, долаючи логічні обмеження і обмеження ефективності попередніх моделей PIM [12]. Перш за все, в такій системі використовується «світловий» пакет, який дозволяє чипу пам'яті безпосередньо взаємодіяти з іншим чіпом пам'яті. Нова масштабована схема відображення адрес дозволяє маніпулювати віртуальними адресами об'єктів ...
