в розподіленій системі. Багатопотокове перемикання завдань і можливість ефективного управління забезпечує використання паралельних ресурсів на чіпі, каналів введення - виведення і пам'яті. Розподілена, об'єктно-орієнтована обчислювальна модель, названа «макросервером», застосована як логічна основа для організації безлічі взаємозв'язків MIND - пристроїв процесора і пам'яті, щоб успішно вирішувати паралельну задачу обробки з високими параметрами і великим набором даних.
Протягом найближчих років машини з процесорами, розміщеними на одному чіпі в оперативній пам'яті, як очікується, стануть домінуючими. Такі машини забезпечать набагато вищу сукупну ширину смуги пропускання частот між процесором і модулями ЗУ. Високий потенціал таких машин забезпечується низьким відношенням часів пам'ять/процесор [13]. При цьому будуть розроблені нові алгоритми, що мають відношення до переміщень даних (на вимогу) серед модулів ЗУ і підтримуючі попередню вибірку даних. Одна з потенційних машин в цій категорії є «TeraflopBoard», що містить безліч багатопроцесорних чіпів, розроблених для оригінальної машини IBM BlueGene.
Кращі зразки PIM - чіпів або чіпів «інтелектуальної пам'яті» дозволяють прискорити деякі обчислення, принаймні, на порядок [14].
Тестові випробування чіпа показали, наскільки повно новий чіп реалізує надії його проектувальників: нові чіпи виконали деякий еталонний тест більш ніж в 10 разів швидше, ніж звичайні (умовні) системи. При цьому один з найбільших функціонуючих чіпів типу РГМ має наступні характеристики [14]:
ширина слова процесора - 256 біт;
кількість транзисторів на чіпі - 55 млн.;
розмір кристала (9,8 х 9,8) мм.;
технологічні норми - 0,18 мк.;
кількість функціональних компонентів на кристалі - 200К логічних осередків плюс 8 Мбіт осередків пам'яті типу SRAM;
тактова частота роботи - 160 МГц;
розсіює потужність - 0,8 Вт;
корпус: 35 мм., 352 BGA (151 ввод/вив, 111 Vdd або Gnd).
Очікується, що такі системи протягом найближчих років досягнуто пікової продуктивності терафлопсного діапазону, а далі - петафлопсного, принаймні, для деяких застосувань.
Таким чином, у порівнянні з класичними МПП-структурами РПМ-структури володіють рядом позитивних властивостей. Наприклад, відношення обчислювальних параметрів кемкості пам'яті - набагато нижче, а смуга частот доступу до пам'яті - в сотні разів більше. Однак PIM-пристрої мають і свої недоліки, які в основному диктуються проблемами технологічного плану, що виникають при створенні та верифікації PIM-чіпів.
Насамперед, через відмінності в технологіях створення DRAM-схем і логічних чіпів швидкісні параметри логічних схем, розміщених на PIM-чіпі, виявляються трохи нижче ніж, якби ці ж схеми виготовлялися окремо на своїх кристалах БІС. Чекають вдосконалення та процеси виготовлення мікросхем, які забезпечили б необхідні параметри пам'яті типу DRAM і логічних схем, розміщених на одному чіпі з пам'яттю. Справа в тому, що більш висока температура в DRAM-частини PIM-чіпа кілька уповільнює роботу DRAM - осередків. Сучасні DRAM - чіпи взаємозамінні і виготовляються в дуже великих кількостях, що не можна сказати про PIM-чіпах. І, нарешті, вартість випробування PIM-чіпів істотно вище, ніж вартість випробувань DRAM-чіпів. Виникають деякі проблеми і при поєднанні з зовнішніми мікропроцесорами великої кількості (сотень або тисяч) сильно пов'язаних PIM. Спеціальні алгоритми, як правило, використовуються, щоб своєчасно переміщати дані серед модулів і реалізувати попередню вибірку даних.
Зазначені недоліки, а також ділові практичні міркування поки обмежують вихід на комерційний ринок базових структур PIM.
На концептуальному рівні багато проблеми підвищення ефективності паралельної обробки даних пов'язані з питаннями представлення даних (наприклад, масиви, списки, записи, кортежі, дерева та ін.) в адресних запам'ятовуючих пристроях і зазначенням способу їх паралельної обробки. Дані повинні бути представлені не тільки у вигляді обмеженої кількості форматів, але й повинна бути явно створена структура зв'язків між елементами даних, наприклад, за допомогою покажчиків адрес пам'яті елементів. При обробці таких даних необхідно виконати сукупність операцій, які забезпечують доступ до даних за вказівниками.
Аналіз цієї сукупності операцій становить досить складну проблему, так званого, розпаралелювання за даними. Таким чином, адресний доступ до пам'яті служить серйозною перешкодою до створення обчислювальних засобів з архітектурою, орієнтованої на більш ефективне використання паралелізму обробки даних. Подолання обмежень, обумовлених адресним ...
