ою, які спочатку були розроблені для потужних робочих станцій. Найбільш перспективна синхронна SRAM. На відміну від звичайної асинхронної, вона може використовувати ті ж тактові сигнали, що і решта система, тому і називається синхронної. Вона поста-дружина додатковими регістрами для зберігання інформації, що звільняє інші елементи для підготовки до наступного циклу ще до того, як завершився попередній. Швидкодія пам'яті при цьому збільшується приблизно на 20%. Ефективну роботу на найвищих частотах може забезпечити особливий різновид синхронної SRAM - з конвеєрною організацією (pipelined burst). При її застосуванні зменшується число циклів, потрібних для звернення до пам'яті в груповому режимі. Приклад для тактової частоти 66 ГЊГѓГ¶ (Pentium 100 і Pentium 133) наведено в таблице1 . У випадку групового режиму читання-запису для першого звернення потрібно 3 циклу, для кожного наступного - тільки 1.
Тип циклу
Асинхронная SRAM
Конвеєрна SRAM
Single Read
3
3
Single Write
4
3
Burst Read
3-2-2-2
3-1-1-1
Burst Write
4-3-3-3
3-1-1-1
Таблиця 1. Порівняння асинхронної і конвеєрної пам'яті SRAM.
br/>
Динамічна пам'ять
Так ж, як і для статичної пам'яті, пряме скорочення часу вибірки для динамічної пам'яті досить важко технічно здійсненно і призводить до різкого зростання вартості. Тому орієнтація в нових системах йде на мікросхеми з часом вибір-ки 60-70 ns. Стандартні мікросхеми DRAM мають сторінкову організацію пам'яті - Fast Page Mode (FPM), яка дозволяє значно прискорити доступ до послідовно розташованим (в межах сторінки) даними порівняно з випадком довільної вибірки. Оскільки звернення до послідовно розташованим даними в реальних завданнях зустрічаються дуже часто, застосування FPM DRAM помітно підвищує продуктивність. FPM DRAM з часом вибірки 60-70 ns забезпечує необхідні характеристики для тактових частот 33-40 ГЊГѓГ¶. При підвищенні тактової частоти забезпечити надійне і швидке зчитування даних у сторінковому режимі вже не вдається. Цю проблему в значній мірі вирішує застосування пам'яті нового типу - EDO DRAM (Extended Data Output DRAM). Від звичайної пам'яті з сторінкової організацією вона відрізняється наявністю додаткових регістрів для зберігання вихідних даних. Збільшується час, протягом якого дані зберігаються на виході мікросхеми, що робить вихідну інформацію доступною для надійного зчитування процесором навіть при високих тактових частотах (фактично час між зверненнями в сторінковому режимі можна зменшити до 30 ns у порівнянні з 45 ns для FPM).
Радикальний, але не загальновизнаний підхід до підвищення швидкодії динамічної пам'яті полягає у вбудовуванні в мікросхеми DRAM власної кеш-пам'яті. Це Cached DRAM (CDRAM) і Enhanced DRAM (EDRAM). Пам'ять CDRAM випускається фірмою Mitsubishi і має 16 KB кеш-пам'яті як на 4, так і на 16 Mbit кристалі, обмін між динамічної і вбудованої кеш-пам'яттю здійснюється словами шириною 128 розрядів.
Взагалі кажучи, застосування нових типів динамічної пам'яті дозволяє отримувати високу продуктивність навіть і без застосування кеш-пам'яті другого рівня (якщо кеш-пам'ять першого рівня - типу write back), особливо в випадку CDRAM і Enhanced DRAM, які саме так і використовуються. Однак переважна більшість систем для досягнення максимальної продуктивності будується все-таки з використанням кеш-пам'яті другого рівня. Для них найбільше підходить пам'ять типу EDO DRAM. До того ж вона стала вже промисловим стандартом, і її частка буде переважати в мікросхемах пам'яті ємністю 16 Mbit і більше. Фактично ця пам'ять приходить на зміну стандартної FPM DRAM і її можна застосовувати в будь-яких системах замість стандартної. h2> КОНСТРУКТИВ
Незважаючи на те, що найбільш популярним конструктивом для динамічної пам'яті як і раніше залишається SIMM (Single In-line Memory Module), починають застосовуватися й інші стандарти. Виникнення нових стандартів викликано необхідністю вирішення двох основних проблем. Перша пов'язана із збільшенням щільності упаковки елементів пам'яті, особливо актуальною для робочих станцій, використовують пам'ять дуже великого обсягу, і мобільни...
