ЛІ1
Дана мікросхема реалізує функцію 9І, також є інвертор. Нумерація висновків мікросхеми та її умовне позначення наведені на рисунку 7.6. br/>В
Малюнок 7.6 - Мікросхема К561ЛІ1
7.7 Мікросхема К561ИЕ8
Дана мікросхема є лічильник за модулем 10 з дешифратором, виконана на основі пятікаскадного високошвидкісного лічильника Джонсона і дешифратора, що перетворює двійковий код в сигнал на одному з десяти висновків. p align="justify"> Якщо на вході дозволу рахунку V присутній низький рівень, лічильник здійснює рахунок синхронно з позитивним фронтом на тактовій вході С. При високому рівні на вході V дію входу З забороняється і рахунок зупиняється. Скидання лічильника здійснюється подачею високого рівня на вхід R. Лічильник має вихід перенесення Р. Позитивний фронт вихідного сигналу перенесення з'являється через 10 імпульсів на вході С і використовується як вхідний сигнал для лічильника наступної декади. p align="justify"> Структурна схема лічильника К561ИЕ8 і його умовне позначення наведені на рисунку 7.7, а часові діаграми роботи - на малюнку 7.7.
В
Малюнок 7.7 - Умовне позначення мікросхеми К561ИЕ8
В
Малюнок 7.8 - Часові діаграми роботи мікросхеми К561ИЕ8
7.8 Мікросхема К561ІЕ16
Дана мікросхема містить четирнадцатіразрядного асинхронний лічильник з послідовним переносом. Скидання лічильника в нуль здійснюється імпульсом позитивної полярності тривалістю не менше 550нс. по входу R. Вміст лічильника збільшується по негативному перепаду (зрізу) імпульсу із входу С. Максимальна частота вхідних імпульсів при В досягає 4МГц. Пристрій має виходи від 1,4 ... 14 розрядів. Умовне позначення ІС наведено на малюнку 7.9. br/>В
Малюнок 7.9 - Мікросхема К561ІЕ16
.9 Мікросхема К561ІР9
Дана мікросхема містить чотирьохрозрядний послідовно-паралельний гістре зсуву. Регістр зсуву типу ІР9 містить два послідовних входу J і К. Якщо їх з'єднати разом, то вийде простий D-вхід. Високий рівень на вході P/S (перемикач паралельний режим введення - послідовний режим введення ) визначає режим паралельного введення інформації з входів D0 ... D3. Паралельна запис здійснюється асинхронно. Якщо на вході P/S встановлено низький рівень, то встановлено режим послідовного вводу з входів J і К і зсуву інформації по фронту (позитивного перепаду) синхроімпульсів на вході С.
Установка всіх тригерів регістра в нульовий стан здійснюється асинхронно високим рівнем на вході R. За допомогою входу Т/С можна встановлювати на виходах Q0 ... Q3 прямий код (високий рівень на вході Т/С) або додатковий код (низький рівень на вході Т/С). p align="justify"> Умовне позначення та нумерація висно...
