ис можлива тільки на привілейованому рівні. Крім того, якщо виконується набір інструкція IA - 32, то KR0-KR2 використовуються для зберігання додаткових регістрів стану IA - 32.
Register Stack Configuration Register. Регістр конфігурації - це 64-бітний регістр, використовуваний для керування роботою механізму стека регістрів (Register Stack Engine - RSE). Формат RSC представлений на рис. 2.3, а опис полів входять до його складу дано в табл. 2.4. Інструкції, які модифікують RSC, не можуть змінити поле рівня привілеїв так, щоб він став більш привілейованим, ніж поточний виконуваний процес.
Таблиця 2.3 - Опис полів RSC
ПолеБітиОпісаніеmode1: 0Режім RSE - задає, наскільки агресивно RSE зберігає і відновлює вікна регістрів. Задає активність і інтенсивність установок.Набор бітовРежім RSEБіт0: активність загрузкіБіт1: активність запомінанія0 0Ленівое слеженіеЗапрещенаЗапрещена1 0Інтенсівная загрузкаРазрешенаЗапрещена0 1Інтенсівное запомінаніеЗапрещенаРазрешена1 1АктівностьРазрешенаРазрешенаpr2: 3Уровень привілеїв RSE. Завантаження і відновлення, що видаються RSE, робляться на цьому рівні прівілегійbl4Режім упорядкування (endian). Завантаження і відновлення, що видаються RSE, використовує його для впорядковування байт (0: за спаданням; 1: за зростанням) 14: 5Зарезервірованоloadrs29: 15Дістанція завантаження RSE до точки розриву. Значення використовується в інструкції loadrs для синхронізації RSE і точки разрива63: 30Зарезервіровано
RSE Backing Store Pointer. Є 64-бітовим тільки читаним регістром. Він містить адреса місця в пам'яті, де знаходиться місце зберігання для GR32 в поточному стекового вікні.
Backing Store Pointer for Memory Stores. Є 64 бітовим регістром. Він містить адреса місця в пам'яті, куди RSE буде зливати таке значення.
RSE NaT Collection Register. Є 64 бітовим регістром, який використовується RSE для тимчасового зберігання NaT бітів, коли він звільняє основні регістри. Біт 63 завжди читається як 0 і ігнорується при записі.
Compare and Exchange Value Register. Є 64 бітовим регістром, що містить значення порівняння, яке використовується як третій вихідний операнд в Itanium інструкції cmpxchg.
Floating-point Status Register. Цей регістр керує пастками, режимами округлення, точністю, прапорами та іншими керуючими бітами для інструкцій Itanium з плаваючою крапкою. Регістр FPSR не керує і не відображає стан інструкцій IA - 32 з плаваючою крапкою. Детальніше див. Розділ «Регістр стану з плаваючою точкою».
Interval Time Counter. Це 64-бітний регістр, який підраховує кількість «тиків» частоти процесора. Додатки можуть прямо зчитувати ITC для обчислень пов'язаних з часом і для вимірювання продуктивності. Системні програми можуть закрити НЕ привілейований доступ до підрахунку інтервалу часу. У разі такого закриття, читання ITC з рівнем привілеїв нижче, ніж був у закрила програми, викличе помилку «Привілейований регістр». Регістр ITC може бути змінений тільки при більшому рівні привілеїв. Наявний в IA - 32 регістр TSC (Time Stamp Counter), є еквівалентом ITC. Регістр ITC може бути прямо прочитаний за допомогою IA - 32 інструкції rdtsc (read time stamp counter). Системні програми можуть закрити ITC для непривилегированного IA - 32 доступу. У цьому випадку, IA - 32 читання ITC з рівнем привілеїв нижче, ніж був у закрила програми, викличе IA - 32 помилку GP (General Protection).
Previous Function State. Регістр PFS містить кілька полів: маркер попереднього вікна (previous frame marker - pfm), лічильник попереднього епілогу (previous epilog count - pec), попередній рівень привілеїв (previous privilege level - ppl). Для прискорення процедурного виклику, при виклику, ці значення копіюються автоматично з регістра CFM, з регістра EC, а також з поля PSR.cpl (Current Privilege Level in the Processor Status Register).
Якщо виконуються br.call або brl.call, то CFM, EC і PSR.cpl копіюються в PFS, а старе вміст PFS пропадає. Якщо виконується br.ret, то PFS копіюється в CFM і EC. Значення PFS.ppl копіюється в PSR.cpl тільки в тому випадку, якщо при цьому збільшиться рівень привілеїв. Поле PFS.pfm має точно таку ж структуру, як у CFM, а поле PFS.pec має точно таку ж структуру, як у EC.
Таблиця 2.4 - Опис полів регістра PFS
ПолеБітиОпісаніе pfm37: 0Маркер попереднього вікна (previous frame marker) 51: 38Резервірованоpec57: 52Счетчік попереднього епілогу (previous epilog count) 61: 58Резервірованоppl63: 62Предидущій рівень привілеїв (previous privilege level)
Loop Counter Register. LC - це 64-бітний регістр використовуваний в рахункових циклах. Значення LC зменшується при переходах типу рахунковий цикл.
