Міністерство освіти і науки Російської Федерації
Державна освітня установа вищої професійної освіти
«Волгоградський державний технічний університет»
Контрольна робота
«Організація ЕОМ і систем»
Виконав: студент 2 курсу ФПІК
групи АУЗ - 261с Тюляева І.А.
Перевірив: ст. ін. Федоров М.А.
Волгоград 2012
Лабораторна робота № 1. Синтез і дослідження комбінаційних схем, побудова простих операційних пристроїв
Цілі роботи: Побудувати задане просте операційний пристрій або вузол, простеживши на його прикладі ієрархію організації цифрових пристроїв. Згадати процедуру синтезу комбінаційних схем без пам'яті. Познайомитися з програмою Altera Max + Plus II, можливостями і прийомами роботи в програмі.
Порядок виконання роботи:
Скласти комбінаційну схему (КС) по таблиці істинності функції (табл.1). Перевірити вірність синтезу КС, подавши на входи схеми всі варіанти наборів вхідних сигналів і порівнявши значення логічної функції на виходах із заданою таблицею. Визначити складність схеми C в логічних елементах і час затримки T, в tзле (час затримки на одному логічному елементі).
А3А2А1А0 - +0111
Таблиця 1. Таблиця істинності комбінаційної схеми
x1x2x3Y=F (x1, x2, x3) Y=F (x1, x2, x3) 00011001А010100001111100А11101А2111000111А30
Мінімізована функція:
Побудована схема:
Комбінаційна схема
Складність схеми: С=9Сле, Час затримки: t=5tле.
Скласти таблицю істинності і КС одноразрядного повного двійкового суматора. Визначити складність схеми C і час затримки T.
Таблиця 2. Таблиця істинності для одноразрядного повного суматора
ABCSP0000000110010100110110010101011100111111
Схема одноразрядного повного двійкового суматора
Складність схеми: С=7Сле, Час затримки: t=3tле.
Скласти схему паралельного суматора з послідовним перенесенням на 4 розряду і перевірити її працездатність. Визначити складність схеми C і час затримки T.
Схема паралельного суматора з послідовним перенесенням на 4 розряду
Складність схеми: С=4СSM=4 * 7=21Сле, Час затримки: t=4 * tSM=4 * 3=12tле.
Синтезувати схему 4-х розрядного мультиплексора 2 x 1. Помістити мультиплексор в подсхему. Визначити складність схеми C і час затримки T.
Схема 4-х розрядного мультиплексора 2х1
Складність схеми: С=13Сле, Час затримки: t=4tле.
Синтезувати схему JK - тригера з керуванням по спаду тактового імпульсу на базі бібліотечного JK - тригера. Отримати таблиці установки і часові діаграми роботи тригерів.
Дослідження JK тригера
Синтезувати схему для переведення числа з прямого коду в додатковий.
Схема переведення числа з прямого коду в додатковий
Десяткове представленіеКод двійкового представлення (8 біт) прямойдополнітельний - 41000010011111100
Лабораторна робота № 2. Дослідження запам'ятовуючих пристроїв
Мета роботи: Вивчити принципи побудови адресних пристроїв пам'яті з прямим доступом, різні варіанти розподілу адресного простору між кількома пристроями пам'яті (у тому числі - розшарування пам'яті).
Порядок виконання роботи:
Синтезувати схему одного осередку ОЗУ адресного типу з прямим доступом для пристрою типу 3D на RS-тригерах.
Синхронний RS тригер
Складність схеми: С=4Сле, Час затримки: t=2tле.
Складність схеми: С=10Сле, Час затримки: t=6tле.
Синтезувати схему запам'ятовуючого пристрої на базі осередку, отриманої в п.1, типу 3D на RS-тригерах з організацією 5х2.
Схема дешифратора DCX
Складність схеми: С=35Сле, Час затримки: t=4tле.
Таблиця 3. Таблиця істинності дешифратора DCX
x1x2x3dcx0dcx1dcx2dcx3dcx4dcx5dcx6dcx700010000000001010000000100010000001100010000100000010001010000010010000000101110000...
