ЗУ). Відразу після включення живлення проводиться завантаження інформації з ПЗУ і здійснюється автоматична ініціалізація FPGA (для цього FPGA містить необхідні логічні схеми). Можливо також виконання налаштування FPGA під управлінням мікропроцесора або мікроконтролера. p align="justify"> Мікросхеми типу CPLD застосовуються в проектах з великою кількістю вентилів. Але за сучасними мірками схема навіть з 20000 вентилями не є великою. Для реалізації великих проектів зручно використовувати чіпи, що володіють ще більшою логічною місткістю. Такими чіпами є програмовані користувачем вентильні матриці. За своєю структурою FPGA відрізняються від SPLD і CPLD, тому що не містять матриць І і АБО . Замість цього FPGA включають в себе спеціальні логічні блоки для реалізації необхідних функцій.
Застосування CPLD особливо ефективно при реалізації керуючих і інтерфейсних схем, а FPGA - при реалізації алгоритмів цифрової обробки сигналів.
Технічна пропозиція
У результаті аналізу технічного завдання ми отримуємо технічну пропозицію, яке складається з наступних етапів:
В· пошук готових рішень;
В· вибір сімейства кристала;
В· математичне моделювання;
В· вибір схемотехнічного рішення;
В· специфікація всього пристрою .
Пошук готових рішень нам не приніс ніякого результату, тому ми проектуємо даний пристрій за відомим нам алгоритмом. Оскільки пристрій просте, то ми не використовуємо ніяких програм для математичного моделювання. p align="justify"> Специфікація всього пристрою
У таблиці 4.3 наведено дані для визначення коефіцієнта ділення частоти за допомогою старших чотирьох біт інформаційної послідовності.
комп'ютерний кристал схемотехнічний моделювання
Таблиця 4.3 - Коефіцієнти розподілу частоти
NK i N ki 110110001299900103820010047330101564510006551100174831010
Формат слова - CN ki N j , де С - біт парності, N ki - старші чотири розряду слова, N j - молодші чотири розряди слова.
K i - коефіцієнт ділення частоти. 1 - число біт, необхідних для представлення коефіцієнта ділення частоти в двійковій системі числення. 2 - розрядність вихідний імпульсної послідовності. - число однорозрядних комутуючих імпульсів. 1 = 10; n 2 = 7; m = 8.
У таблиці 4.4 представлені дані для комутатора імпульсів, де Код - m-розрядна послідовність.
Таблиця 4.4 - Дані для комутатора імпульсів
NN j Інтерфейс даного проектованого пристрою наведено нижче, на малюнку 4.1.
В
Малюнок 4.1 - Інтерфейс проектованого пристрою
Вибір сімейства крісталлаімеет типову структуру вентильної матриці. На рис. 4.2 представлений FPGA фірми Xilinx - Spartan II (модель XC2S15). p align="justify"> ПЛІС типу FPGA фірми Xilinx виконані за SRAM КМОП технології. Характеризуються високою гнучкістю структури і достатком на кристалі тригерів. При цьому логіка реалізується за допомогою матриці так званих LUT - таблиць (Look Up Table), а внутрішні межсоединения - за допомогою розгалуженої ієрархії металевих ліній, комутованих спеціальними швидкодіючими транзисторами. p align="justify"> Велика вартість мікросхем FPGA з вбудованою RAM в порівнянні з вартістю замовлених мікросхем обмежує використання FPGA для виготовлення дослідних зразків або дрібносерійної продукції. Цей недолік FPGA усунутий фірмою Xilinx випуском нової серії мікросхем FPGA - серій Spartan і Spartan-II, параметри яких наведені в таблиці 4.3. p align="justify"> Таблиця включає шість пристроїв серії Spartan-II і їх основні характеристики (логічні комірки, число системних вентилів, розмірність масиву CLB, кол...
