-во CLB та ін.)
Таблиця 4.5 - Параметри сімейства FPGA Spartan2
DeviceLogic CellsSystem Gates (Logic and RAM) CLB Array (C * R) Total CLBsMaximum Available User I/OTotal Distributed RAM BitsTotal Block RAM
Сімейство FPGA Spartan-II має рекордно низьку вартість в розрахунку на один вентиль при щільності упаковки до 200 тисяч вентилів. У кристалі є кілька блоків ОЗУ кожен по 4КБіта, також можлива реалізація 16 біт пам'яті на кожному 4-х входовий функціональному генераторі. p align="justify"> Пристрої Spartan-II поєднують риси гнучкої, регулярної архітектури, яка охоплює матрицю конфігуруємих логічних блоків (CLB), оточену програмованими блоками введення - виведення, пов'язаних між собою багатою ієрархією швидких, багатосторонніх ресурсів межсоединений.
Достаток таких ресурсів дозволяє сімейства Spartan-II реалізовувати надзвичайно громіздкі та складні проекти.
Пристрої Spartan-II мають більш високу продуктивність у порівнянні з попередніми сімействами FPGA. Проекти можуть працювати з системної частотою синхронізації до 200 МГц, включаючи блоки введення/виводу (Input/Output - I/O). p align="justify"> Крім цього чіпи Spartan-II відрізняє цілий ряд достоїнств:
- низька вартість розроблюваних пристроїв
висока швидкість проектування
велика розмірність чіпа (до 200,000 системних вентилів).
високу швидкодію
В
Малюнок 4.2 - Структура кристала Spartan-II.
Програмована користувачем вентильна матриця Spartan-II, показана на малюнку 4.2, охоплює: конфігуровані логічні блоки (configurable logic blocks - CLBs) і блоки введення - виведення (IOBs). CLB блоки служать для створення функціональних логічних елементів, а блоки I/O створюють інтерфейс між контактами мікросхеми та CLB блоками. p align="justify"> Архітектура Spartan-II також включає наступні ланцюга:
- спеціальні блоки пам'яті розміром 4096 біт кожний;
схеми автопідстроювання затримок (DLL) для вирівнювання затримок стробирующих сигналів, а також внутрішнього управління стробированием.
Базовим будівельним елементом CLB блоку є логічна осередок. Логічна осередок включає 4-х входовий функціональний генератор, логіку прискореного перенесення і запам'ятовуючий елемент. Вихід кожного функціонального генератора в кожній логічної осередку приєднаний до вихідний лінії CLB-блоку і до D-входу тригера. p align="justify"> Кожен CLB-блок в серії Spartan-II містить чотири логічні комірки, організовані у вигляді двох однакових секторів (Slice). На рис. 4.3 один сектор зображений більш детально. p align="justify"> На додаток до чотирьох базовим логічним осередкам, CLB-блок серії Spartan-II містить логіку, яка дозволяє комбінувати ресурси функціональних генераторів для реалізації функцій від п'яти або шести входів.
В
Малюнок 4.3 - Сектор (Slice) FPGA Spartan-II.
Функціональні генератори реалізовані у вигляді 4-х входові функціональних таблиць (LUT). Крім використання в якості функціональних генераторів, кожен LUT-елемент може бути також використаний як синхронна пам'ять типу RAM розмірністю 16x1 біт. Більше того, з двох LUT-елементів в рамках одного сектора (Slice) можна реалізувати синхронну RAM-пам'ять розмірністю 16х2 біта або 32х1 біт, або Двопортовий синхронну RAM-пам'ять розмірністю 16х1 біт. p align="justify"> На LUT-елементі мікросхеми Spartan-II може бути реалізований 16-бітний зсувний регістр, який ідеально підходить для захоплення високошвидкісних або пакетних потоків даних. Цей режим може також використовуватися для запам'ятовування даних в таких програмах, як цифрова обробка сигналів (Digital Signal Processing - DSP). p align="justify"> Запам'ятовувальні елементи в кожному секторі CLB-блоку Spartan-II можуть конфігуруватися як динамічні тригери (чутливі до фронту сигналу) D-типу, або як засувки, чутливі до рівня сигналу. D-вхід тригера може управлятися або від функціонального генератора в рамках того ж сектора CLB-блоку, або безпосередньо від входів даного сектора. p align="justify"> Мультиплексор F5 в кожному секторі об'єднує виходи перетворювача. Ця комбінація дозволяє реалізувати будь-яку функцію 5-ти змінних або деякі функції до дев'яти змінних. Точно так само мультиплексор F6 об'єднує виходи з усіх чотирьох LUTов в CLB. Це дозволяє реалізацію будь-якої функції 6-ти змінних або деякі функції до 19 змінних. У кожного CLB є чотири, прямих шляху. Ці шляхи забезпечують додаткові лінії введення даних або додаткову маршрутизацію, яка дозволяє заощадити логічні ресурси. p align="justify"> Спеціальна логіка перенесення забезпечує можл...
