);
Кпс - величина послідовно включеного з оксидно-напівпровідніковіх конденсатором активного опору; - величина омічного опору;
Кстаб - точність виготовлення (допуск) резистора;
Кkc - Кількість зчленування - розчленовувань течение Усього годині ЕКСПЛУАТАЦІЇ;
Кkk - Кількість задіяніх контактів.
Година Напрацювання на відмову коміркі:
Ті коміркі=1 /? осередку=1/0, 8 * 10-5=125000 годин.
ВИСНОВОК
У дипломному проекті розроблено программа конфігурації Пліс для Вузли інтерфейсу, с помощью которого здійснюється обмін Даними Обчислювальна комплексу РЛС з апаратурою радіолокаційного пристрою. Здійснено перевірку та налагодження цієї програми засобими САПР Quartus II. Вузол інтерфейсу є Частинами проекту коміркі інформаційного обміну 3Д-Я202. Комірка є буфер?? їм прістроєм при передачі даних между модулем цифрової ОБРОБКИ Обчислювальна комплексу та прилаштувати, что входять до складу РЛС, что дозволяє Здійснювати технічне та функціональне управління цімі прилаштувати и делать контроль їх технічного та функціонального стану.
У рамках дипломного проекти Зроблено структурна схема коміркі 3Д-Я202.
У діпломі зроблений розрахунок надійності ЕРІ осередку інформаційного обміну помощью програми АСРН (Автоматизована система розрахунку надійності).
ЛІТЕРАТУРА
1. Проектування на ПЛІС. Курс молодого бійця. іздат Додека-ХХI, 2007
2. Застосування інтегральних мікросхем в електронній обчислювальній техніці: Довідник; Під редакцією Б.М. Файзуллаєва і Б.В. Тарабріна.М: Радио и связь, 1986.
3. Системи автоматизованого проектування фірми Altera MAX + plus 2 і Quartus 2. Комолов Д.А., Мяльк Р.А., Зобенко А.А., Філіппов А.С .: ІП РадиоСофт, +2002
4. Інтегральні мікросхеми ТТЛ, ТТЛШ. Під редакцією А.В. Лисенко .: Машинобудування, 1995
5. Нефедов В. І. Основи радіоелектроніки та зв'язку. Учеб. посібник, - М .: Вища. шк., 2009.
6. Проектування цифрових систем на VHDL. Є. О. Суворова, Ю. Є. Шейнін, +2003
7. Сергієнко А.М. VHDL для проектування обчислювальних пристроїв, Москва, 2003
8. Методичні вказівки до дипломного проектування для студентов спеціальності Комп ютерні системи та мережі /Укл. Мельник А.О., Парамуд Я.С.-Львів: Видавництво Львівської Політехніки, 2011. - 32 с.
9. lt; # center gt; цифровий комірка інформаційний обмін
ДОДАТКИ
Додаток 1
Параметри часової моделі FLEX10K
позначенняПараметрпозначення для EPF10K10 - 3, нсМінМаксtLUTЗатрімка даних в ТП 1.4tCLUTЗатрімкі Формування сигналу переносу в ТП 0.6tRLUTЗатрімка сигналом зворотнього зв язку регістра в ТП 1.5tPACKEDЗатрімка вхідніх даних до окремо сконфигурированного регістра (packed register) 0.6tENЗатрімка сигналом Дозволу регістра ЛЄ 1.0tCICOЗатрімка сигналом переносу від входу до виходе перенесенню 0.2tCGENЗатрімка сигналом переносу від входу ЛЄ до виходе перенесенню 0.9tCGENRЗатрімка сигналом від виходим регістра ЛЄ до виходе перенесенню 0.9tCASCЗатрімка сигналом каскадування від входу до виходе каскадування 0.8tCЗатрімка керуючого сигналу на регістрі ЛЄ 1.3tCOЗатрімка вихідного сигналу регістру относительно такту 0.9tCOMBЗатрімка в комбінаційної части ЛЄ 0.5tSUЧас установки регістра ЛЕ1.3 tHЧас Утримання сигналом на вході регістру после подачі сінхроімпульса1.4 tPREЗатрімка передустановкі регістра ЛЄ 1.0tCLRЗатрімка скидання регістра ЛЄ 1.0tCHТрівалість високого уровня тактового сигналу регістру4.0 tCLТрівалість низьких уровня тактового сигналу регістру4.0 tIODЗатрімка вихідного сигналу ЕВР 1.3tIOCЗатрімка вихідного сигналу регістру ЕВР относительно сігналів управління 0.5tIOCOЗатрімка вихідного сигналу регістру ЕВР относительно такту 0.2tIOCOMBЗатрімка комбінаційніх схем ЕВР 0.0tIOSUЧас установки регістра ЕВР2.8 tIOHЧас Утримання даних регістра ЕВР1.0 tIOCLRЗатрімка скидання регістра ЕВР 1.0 tOD1Затрімка сигналом від вихідного буфера до виводу, VCCIO=3.3 В, slew rate=off 2.6tOD2Затрімка сигналом від вихідного буфера до виводу, VCCIO=2.5 В, slew rate=off 4.9tOD3Затрімка сигналом від вихідного буфера до виводу, slew rate=on 6.3tXZЗатрімка сигналом у віхідному буфері после сигналом запретили виходим 4.5tZX1Затрімка сигналом у віхідному буфері после сигналом Дозволу виходим, VCCIO=3.3 В, slew rate=off 4.5tZX2Затрімка сигналом у віхідному буфері после сигналом Дозволу виходим, VCCIO=2.5 В, slew rate=off 6.8tZX3Затрімка сигналом у віхідному буфері после сигналом Дозволу виходим, slew rate=on 8.2tINREGЗа...
