трімка в буфері ЕВР 6.0tIOFDЗатрімка в ланцюзі зворотнього зв язку регістра ЕВР 3.1tINCOMBЗатрімка сигналом від вхідного буфера ЕВР до ГМС 3.1tEABDATA1Затрімка даних або адреси ВБП до комбінаційного виходим ВБП 1.5tEABDATA2Затрімка даних або адреси ВБП до реєстрового виходим ВБП 4.8tEABWE1Затрімка даних ВБП относительно сигналом Дозволу запису до комбінаційного виходим ВБП 1.0tEABCLKЗатрімка тактового імпульсу на регістрі ВБП 1.0tEABCOЗатрімка виходим ВБП относительно тактового імпульсу 0.5tEABBYPASSЗатрімка в ланцюзі обходу регістра ВБП 1.5tEABSUЧас установки регістра ВБП1.5 tEABCHТрівалість високого уровня тактового сигналу регістру ВБП4.0 tEABCLТрівалість низьких уровня тактового сигналу регістру ВБП5.8 tAAЧас Утримання адреси 8.7tWPТрівалість імпульсу записи ВБП5.8 tWDSUЧас установки даних до запісу1.6 tWDHЧас Утримання даних при сігналі записи в ВБП0.3 tWASUЧас установки адресі0.5 twAHЧас Утримання адресі1.0 tWOЗатрімка даних на віході ВБП относительно сигналом Дозволу записів 5.0tDDЗатрімка даних від входу до виходе ВБП 5.0tEABOUTЗатрімка даних на віході ВБП 0.5tEABAAЧас доступу адреси ВБП 13.7tEABRCCOMBТрівалість циклу асинхронного читання з ВБП13.7 tEABRCREGТрівалість циклу синхронного читання з ВБП9.7 tEABWPТрівалість імпульсу запису ВБП5.8 tEABWCCOMBТрівалість циклу асінхронної записи в ВБП7.3 tEABWCREGТрівалість циклу синхронного запису в ВБП13.0 tEABDDЗатрімка даних від входу до виходе ВБП 10.0tEABDATACOЗатрімка даних на віході ВБП относительно такту 2.0tEABDATASUЧас установки адреси чі даних у вхідному регістрі ВБП5.3 tEABDATAHЧас Утримання адреси чі даних на вході ВБП0.0 tEABWESUЧас установки сигналу WE5.5 tEABWESHЧас Утримання сигналом WE0.0 tEABWDSUЧас установки вхідніх даних ВБП без использование вхідного регістра5.5 tEABWDHЧас Утримання вхідніх даних ВБП без использование вхідного регістра0.0 tEABWASUЧас установки адреси ВБП без использование вхідного регістра2.1 tEABWAHЧас Утримання адреси ВБП без использование вхідного регістра0.0 tEABWOЗатрімка даних на віході ВБП относительно сигналом Дозволу записів 9.5tSAMELABЗатрімка даних в ЛМС 0.6tSAMEROWЗатрімка передачі даних усередіні однієї и тієї ж рядки ГМС 3.6tSAMECOLUMNЗатрімка передачі даних усередіні одного и тогож ГМС 0.9tDIFFROWЗатрімка передачі даних по стовпці з одного рядка ГМС на іншу 4.5tTWOROWSЗатрімка передачі даних з одного рядка ГМС на іншу 8.1tLEPERIPHЗатрімка керуючого сигналу 3.3tLABCARRYЗатрімка перенесеного в Наступний ЛБ 0.5tLABCASCЗатрімка каскадування в Наступний ЛБ 2.7tDIN2IOEЗатрімка Поширення з віділеного Виведення до входу управління ЕВР 4.8tDIN2LEЗатрімка Поширення з віділеного Виведення до входу управління ЛБ або ВБП 2.6tDCLK2IOEЗатрімка Поширення тактового сигналу з віділеного Виведення до входу тактирования ЕВР 3.4tDCLK2LEЗатрімка Поширення тактового сигналу з віділеного Виведення до входу тактирования ЛБ або ВБП 2.6tDIN2DATAЗатрімка Поширення даних з віділеного Виведення до входу ЛБ або ВБП 4.3tDPRТестова затримка РЕГІСТР - РЕГІСТР через 4 ЛЕ, 3 ряду і 4 ЛМС 16.1tINSUЧас установки глобального тактового імпульсу5.5 tINHЧас Утримання даних относительно глобального тактового імпульсу0.0 tOUTCOЧас затримки вихідних даних относительно глобального тактового імпульсу2.06.7tISUBIDIRЧас установки двонаправленого висновка относительно глобального тактового імпульсу4.5 tINHBIDIRЧас Утримання двонаправленого висновка относительно глобального тактового імпульсу0.0 tOUTCOBIDIRЧас затримки вихідних даних на двунаправленном висновка относительно глобального тактового імпульсу2.06.7tXZBIDIRЗатрімка переходу вихідного буфера в третій стан 10.0tZXBIDIRЗатрімка переходу вихідного буфера з третього стану 10.0
Додаток 2
Додаток 3
розроблено програма
library IEEE;
use IEEE.std_logic_1164.all; IEEE.std_logic_unsigned.all; IEEE.std_logic_arith.all; PIOX_PackDecode IS
(
aclr: IN STD_LOGIC;
Скиданов кінцевого автомата
PIOX_DATA_IN: IN STD_LOGIC_VECTOR (15 DOWNTO 0);- Вхідні Лінії піо_DATA_OUT: OUT STD_LOGIC_VECTOR (15 DOWNTO 0);- Вихідні Лінії піо_WR: IN STD_LOGIC;
- сигнал управління на піо (Не сінхронні) (записів)
sPIOX_RD: IN STD_LOGIC;
- сигнал управління на піо (синхронний) (читання)
sPIOX_WR: IN STD_LOGIC;
- сигнал управління на піо (синхронний) (записів)
ADDR: OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
- адреси з заголовка пакета DATA_IN: IN STD_LOGIC_VECTOR (15 DOWNTO 0);
- дані для пакета_OUT: OUT STD_LOGIC_VECTOR (15 DOWNTO 0);
- дані з пакету
PIOX_ERR: OUT STD_LOGIC;- Помилка пакета (Невірний формат пакета) с...
