Коли AREG і PREG використовуються, значення, отримане на цьому порту, кваліфікується високим рівнем CLK, підлеглий відповідного ресурсу управління регістра.BCIN [17:0] ВводВторое 18-розрядне двійкове значення додаткового коду для множення, якщо атрибут B_INPUT встановлений в CASCADE. Коли AREG і PREG використовуються, значення, отримане на цьому порту, кваліфікується високим рівнем CLK, підлеглий відповідного ресурсу управління регістра.P [35:0] Вивод36-розрядне результат множення з додатковим кодом двох значень, подані на вхід помножувача. Якщо необов'язковий регістри AREG, BREG і PREG опущені, висновок працює асинхронно. Використання PREG змушує цей висновок відповідати на високий рівень CLK зі значенням, певним CEP і RSTP. Якщо PREG опущений, але AREG і BREG використовуються, цей висновок відповідає на високий рівень CLK зі значенням, визначеним CEA, RSTA, CEB, і RSTB. Якщо PREG опущений і тільки один з AREG або BREG використовується, цей висновок відповідає і на асинхронні, і на синхронні собитія.BCOUT [17:0] ВиводЗначеніе, що застосовується до другого введенню помножувача. Коли необов'язковий регістр BREG опущений, цей висновок відповідає асинхронно у відповідь на зміни в портах B [17:0] або BCIN [17:0] згідно установці атрибуту B_INPUT. Якщо BREG використовується, цей висновок відповідає на високий рівень CLK зі значенням, визначеним CEB і RSTB.CEAВводЗначеніе, подане на порт А [17:0], фіксується AREG у відповідь на передній фронт CLK на високому рівні сигнал, за умови, що у RSTA низький уровень.RSTAВводСінхронний скидання для необов'язкового регістра AREG. Значення AREG скидається в нуль у відповідь на передній фронт CLK, коли цей сигнал приймає високий уровень.CEBВводЗначеніе, подане на порт B [17:0] або BCIN [17:0], фіксується BREG у відповідь на передній фронт CLK на високому рівні сигнал , за умови, що у RSTВ низький уровень.RSTBВводСінхронний скидання для необов'язкового регістра BREG. Значення BREG скидається в нуль у відповідь на передній фронт CLK.CEPВводЗначеніе, передане на висновок порту помножувача, фіксується PREG у відповідь на передній фронт CLK на високому рівні сигнал, за умови, що у RSTР низький уровень.RSTPВводСінхронний скидання для необов'язкового регістра РREG. Значення PREG скидається в нуль у відповідь на передній фронт CLK. p align="justify"> Керуючі сигнали CLK, CEA, RSTA, CEB, RSTB, CEP, і RSTP мають властивість перевернутої полярності.
.4 Розширення умножителей
Множення, що використовує вводи з розрядністю більше ніж 18 біт, можна реалізувати шляхом розбиття процесу множення на менші підпроцеси. Двійкове подання будь-якого введення може бути розбите на будь-якому етапі, якщо прийнято до уваги програми істинної навантаження і знак MSB. Відкол 18 MSBs від розрядності введення є кращим використанням 18-розрядних знакових множників. p align="justify"> Так, малюнок 3.6 показує, як міг бути здійснений 22x16 розрядний множ...
