рт вводу/виводу
Зовнішній Порт.
Зовнішній Порт процесора ЦОС розширює шини адреси і даних поза кристала. Використовуючи ці шини і зовнішні лінії управління, зовнішні системи можуть здійснювати інтерфейс процесора ЦОС із зовнішньою пам'яттю або з периферією з відображенням на пам'ять. p align="justify"> Хост Порт.
Інтерфейс Хост Порта - це 8-ми або 16-ти розрядне асинхронне ведене пристрій, поєднане із зовнішнім хост процесором. p align="justify"> Основний шлях використання цього пристрою - забезпечення зовнішнього хост процесора прямим доступом до простору пам'яті, завантажувальному простору і простору вводу/виводу процесорів ADSP-219х. Процесор ADSP-219х діє як ведений, підтримуючий і відповідає на доступи провідних пристроїв, підключених до хост порту. Провідним хост процесором може бути мікроконтролер, FGPA, або інший процесор ЦГЗ. p align="justify"> Послідовні порти.
Процесор ADSP-2191 має три незалежних, синхронних послідовних порту (SPORT0, SPORT1 і SPORT2), які забезпечують інтерфейс вводу/виводу до широкого спектру периферійних послідовних пристроїв (SPORTи забезпечують тільки синхронну послідовну передачу даних; процесор ADSP -2191 забезпечує асинхронну передачу за протоколом RS-232 через UART). Кожен SPORT - це дуплексне пристрій, здатний до одночасної передачі даних в обох напрямках. Кожен SPORT має одну групу висновків (дані, тактирование, синхронізація структури) для передачі і другий набір висновків для прийому. Функції прийому і передачі програмуються роздільно. SPORTи можуть бути запрограмовані на певну швидкість передачі, синхронізацію структури і розрядність слова, шляхом запису в регістри простору введення/виводу. p align="justify"> Всі три SPORTа мають однакові можливості і програмуються однаковим способом. Кожен SPORT має власний набір регістрів управління і буферів даних. SPORT2 поділяє висновки I/O з SPI інтерфейсом (SPI0 і SPI1); SPI інтерфейс і послідовний порт SPORT2 не можуть бути включені одночасно. p align="justify"> Порти Serial Peripheral Interface (SPI).
Процесор ЦГЗ має два незалежних SPI порту - SPI0 і SPI1, які забезпечують інтерфейс вводу/виводу з широким спектром SPI-сумісних пристроїв. Кожен SPI порт має власний набір РЕГИСТ управління і буферів даних. SPI інтерфейс поділяє висновки I/O з портом SPORT2; SPI інтерфейс і послідовний порт SPORT2 не можуть бути включені одночасно. p align="justify"> Порти SPI забезпечують апаратний інтерфейс з іншими SPI-сумісними пристроями без додаткових зовнішніх пристроїв. SPI - це 4-х провідний інтерфейс, що складається з двох висновків для даних, висновок вибору пристрою і висновок тактирования. SPI - це двобічний синхронний послідовний інтерфейс, що підтримує режими ведучого і веденого пристроїв та обладнання з кількома провідними пристроями ..
Периферія UART - це двобічний Універсальний Ас...
