еціальні функції ATmega64. - Вхід скидання. Якщо на цей вхід докласти низький рівень тривалістю більше мінімально необхідної генеруватиме скидання незалежно від роботи синхронізації. - Вхід инвертирующего підсилювача генератора і вхід зовнішньої синхронізації. - Вихід инвертирующего підсилювача генератора. - Вхід живлення порту F і аналогово-цифрового перетворення Ватель. Він повинен бути зовні пов'язаний з VCC, навіть якщо АЦП не використовується. При використанні АЦП цей висновок пов'язаний з VCC через фільтр низьких частот. - Вхід підключення джерела опорного напруги АЦП. - Вхід дозволу програмування для режиму послідовного програмування через інтерфейс SPI. Якщо під час дії скидання при подачі живлення на цей вхід подати низький рівень, то мікроконтролер переходить в режим послідовного програмування через SPI. У робочому режимі PEN не виконує ніяких функцій. [9]
Функціональна схема представлена ??на малюнку 5.2.
Малюнок 5.2 - Функціональна схема
містить такі елементи: 64 кбайт Внутрішньосистемний програмованої флеш-пам'яті з підтримкою читання під час запису, 2 кбайт ЕСППЗУ, 4 кбайт статичного ОЗУ, 53 лінії універсального введення-виведення, 32 універсальних робочих регістра, лічильник реального часу (RTC), чотири гнучких таймера-лічильника з режимами порівняння і ШИМ, 2 УСАПП, двухпроводной послідовний інтерфейс орієнтований на передачу байт, 8-канальний 10-розрядний АЦП з опціональним диференціальним входом з програмованим коефіцієнтом підсилення, програмований сторожовий таймер з внутрішнім генератором, послідовний порт SPI, випробувальний інтерфейс JTAG сумісний зі стандартом IEEE 1149.1, який також використовується для доступу до вбудованої системи налагодженні і для програмування. [7]
Ядро центрального процесорного пристрою AVR.
Малюнок 5.3 - Функціональна схема архітектури AVR
З метою досягнення максимальної продуктивності і параллелелізма у AVR-мікроконтролерів використовується Гарвардська архітектура з роздільними пам'яттю і шинами програм і даних. Команди в пам'яті програм виконуються з однорівневою конвеєризацією. У процесі виконання однієї інструкції наступна попередньо зчитується з пам'яті програм. Дана концепція дозволяє виконувати одну інструкцію за один машинний цикл. Пам'ять програм являє собою Внутрішньосистемний програмовану флеш-пам'ять.
Регістровий файл з швидким доступом містить 32 8-розрядних робочих регістрів загального призначення з однотактовим циклом доступу. Завдяки цьому досягнута однотактной роботи арифметико-логічного пристрою (АЛП). При звичайній роботі АЛУ спочатку з реєстрового файлу завантажується два операнда, потім виконується операція, а після результат відправляється назад в регістровий файл і все це відбувається за один машинний цикл.
регістрів з 32 можуть використовуватися як три 16-розрядні регістра непрямого адреси для ефективної адресації в межах пам'яті даних. Один з цих покажчиків адреси може також використовуватися як покажчик адреси для доступу до таблиці перетворення у флеш-пам'яті програм. Дані 16-розр. регістри називаються X-регістр, Y-регістр і Z-регістр.
АЛУ підтримує арифметичні і логічні операції між регістрами, а також між константою і регістром. Крім того, АЛУ підтримує дії з одним регістром. Після викона...
