фіксатора «Latch» (L - 8), який є моделлю MSI 74573 IC, і утримує паралельний 8-розрядний код даних для кожної вибірки. Вхід годин (Clock) фіксатора отримують з модуля «Pulse Train» з параметрами: амплітуда=1 V, частота fo=8 кГц (частота дискретизації), тривалість імпульсу=1.5625 ?sec (Системне Час, Tsystem), і 0 V напруга зсуву і 0 ° фазовий зсув.
Активний високий керуючий сигнал «Latch Enable» фіксатора забезпечується модулем «Custom» з бібліотеки Source Library з одним висновком з алгебраїчним рівнянням моделювання p (0)=1 V.
Висновок приймача послідовних даних MetaSystem вводиться в модуль DAC, а потім в модуль декомпандера. Висновок модуля Polynomial вводиться в модуль Decimator з параметром децимації 80 тут, який зменшує сигнал від частоти моделювання SystemVue 640 кГц до вихідної частоті дискретизації аудіо файлу 8 кГц.
Отримати спектр сигналу на виході передавача послідовних даних, переконатися, що на виході маємо послідовність імпульсів з частотою 64 кГц.
2 Лінійні коди
Бінарні низькочастотні потоки даних кодуються для представлення інформації імпульсами, ширина яких не більше часу передачі одного біта Tb або, якщо більше часу передачі одного біта, то не впливає суттєво на суміжний імпульс символу (Міжсимвольні інтерференція-intersymbol interference ). Бажані властивості кодів лінії для низькочастотної цифрової передачі даних є наступними:
Смуга пропускання передачі: код лінії повинен забезпечувати мінімальну смугу пропускання передачі.
Енергетична ефективність: Для даної смуги пропускання і ймовірності помилки Pb в символі, передана потужність повинна бути якомога менше.
Виявлення і виправлення помилки: код лінії повинен дозволяти виявлення, і, переважно, виправлення помилок в передачі.
Бажаний енергетичний спектр (PSD): спектр коду лінії не повинен містити складових на частоті 0 Гц (DC), тому що багато низькочастотні цифрові системи передачі даних використовують ланцюга змінного струму (AC) і магнітні трансформатори.
Достатня інформація про час: код лінії повинен дозволяти вилучення інформації про час і синхронізації.
Прозорість: код лінії повинен бути прозорим так, щоб цифровий сигнал був переданий правильно незалежно від бітової комбінації інформацією джерела, включаючи довгі послідовності наборів з двійкових 1 або 0.
Коди лінії часто використовують меандри, щоб закодувати вхідні бінарні (двійкові) дані.
3 Моделювання лінійних кодів
Різні типи кодів лінії представлені в моделях (см.рисунок 4.4) джерелом даних є модуль PN Sequence з параметрами: амплітуда 0.5В, швидкість передачі даних rb 1 kb/sec (a bit time Tb=1 msec ), зсув дорівнює 0. Модуль PN Sequence передає уніполярний NRZ лінійний код безпосередньо.
Модуль Polynomial конвертує уніполярний NRZ лінійний код в полярний NRZ лінійний код. Параметри модуля Polynomial: x0 (offset)=- 1, x1 (linear)=2, а всі інші коефіцієнти рівні 0. Полярний і уніполярний NRZ лінійні коди конвертуються в полярний і уніполярний NRZ лінійні коди за допомогою модуля Multiplier на другий вхід якого подається послідовність імпульсів з параметрами: амплітуда A=1V, частота fo=1 kHz, ширина імпульсу? =500 ?sec і нульовими зсувами по напрузі і фазі.
Малюнок 4.4-Полярний, однополярний і AMI NRZ і RZ коди лінії, split-phase NRZ генератори довічних лінійних кодів
Код лінії AMI NRZ вимагає 1-бітової пам'яті, бо передається імпульс, який представляє вхідному двоичному символу bk=1 заміну між ak=+1 і ak=- 1. Модуль J-NOT-K тригера («J-NOT-K Flip-Flop») з бібліотеки Logic Library реалізує 1-бітову пам'ять. Виходи джерел двійкових даних, модуль «PN Sequence» і модуль «Pulse Train», подаються на вхід модуля логічного «І» («AND») з бібліотеки Logic Library, а з виходу модуля «AND» на вхід годин (Clock) модуля J-NOT-K тригера.
Параметри модуля «Pulse Train»: амплітуда=1V, частота fo=1 кГц, ширина пульсу? =20 ?sec (Системне Час, Tsystem), і 0 зсув по напрузі і фазі.
Неактивний високий рівень керуючого сигналу «Set» (Установка) і «Clear» (Скидання) і вхід «NOT-J» забезпечується модулем «Custom» з одним виходом з алгебраїчним рівнянням моделювання p (0)= 1V. Вхід K «K-input» забезпечується модулем «Custom» з одним виходом з алгебраїчним рівнянням моделювання p (0)=0V. З цими керуючими сигналами, J-NOT-K тригер перекидає стан виходу по кожному позитивному фронту керуючого сигналу «Clock». Оскільки джерело двійкових даних модуль «PN Sequence» об'єднаний логічним «AND» з сигналом «Clock» синхронізованим зі швидкістю біта rb, тільки вхідні двійкові дані bk=1 перекидають J-NOT-K тригер. <...
