Аварія МП контролер повинен перервати підпрограму пуску, зупинити ЕД і видати сигнал Збій .
Проектування блоку ЦП
До його складу блоку ЦП крім ЦП і системного генератора СГ (на рис. не показаний) входять:
односпрямований буфер шини адреси (БШA);
двонаправлений буфер шини даних (БШД);
регістр RG словосостоянія ЦП;
логічна схема формування шини управління (ШУ);
Включення БША повинно бути таким, щоб всі 16 розрядів ША передавалися з його входу на вихід.
Так як ШД двунаправленная, то напрямком передачі інформації через ВИД необхідно управляти. Це здійснює сигнал Прийом (ПМ). При рівні лог.1 сигнали з ШД через БШД повинні передаватися в ЦП, а при лог.0 - з ЦП в ШД.
На початку кожного машинного циклу мікропроцесора на ШД видається восьмирозрядному словосостояніе ЦП, окремі розряди якого використовуються для формування сигналів ШУ.
Рис. 2 Структурна система блоку ЦП із застосуванням системного контролера
Словосостояніе ЦП визначає дії виконувані мікропроцесором в даному машинному циклі читання/запис ЗУ, читання/запис зовнішніх пристроїв (ВУ) і т.д. Словосостояніе фіксується в регістрі RG по сигналу Строб стану (СС) від системного генератора і зберігається в ньому до закінчення машинного циклу.
Логічна схема служить для формування наступних керуючих сигналів ШУ:
ЧтКП - читання контролера переривання;
ЗПП - запис в пам'ять;
ЗпВУ - запис під зовнішній пристрій;
ЧтВУ - читання з зовнішнього пристрою;
ПТП - читання з пам'яті.
Сигнали ПМ і ВД ( Видача ) в логічній схемі використовуються для стробування керуючих сигналів.
Схема підключення СГ до ЦП стандартна і наведена в додатку. Кварцовий резонатор BQ 1 забезпечує збудження генератора. Інтегруюча ланцюжок RC служить для початкового скидання СГ і ЦП при включенні живлення, а кнопка SB1 - для примусового скидання. На вході Готовність IT присутній рівень лог.1, тому передбачається, що швидкодія ЗП і ВУ порівнянно з швидкодією ЦП.
Другий варіант побудови блоку ЦП представлений на рис.2. Тут замість БШД і логічної схеми використовується мікросхема системного контролера СК, що об'єднує їх в одному корпусі. Стробування СК при записі словосостоянія здійснюється сигналом СС, надходять з СГ.
Проектування блоку ЗУ
Розробку блоку ЗУ розглянемо на прикладі. Нехай потрібно спроектувати блок ЗУ з наступними параметрами:
обсяг ОЗП - 8Кб
організація мікросхем ОЗУ - 2Кб х 8
обсяг ПЗУ - 2Кб
організація мікросхем ПЗУ - 0,5Кб х 8
Це означає, що ОЗУ повинно мати обсяг 8К байта при використанні мікросхем, що дозволяють зберігати тисячі двадцять чотири чотирирозрядний слів. Відповідно і для ПЗУ.
Блок ЗУ організовується за страничному принципом. Кожна сторінка утворена заданими мікросхемами в кількості, що дозволяє зберігати 8-ми розрядні слова. Для зберігання в ОЗУ 1 Кбайта необхідні дві мікросхеми з організацією 2Кбх8. Причому одна з них буде зберігати молодші розряди байта Д0 - Д3, а інша - старші Д4 - Д7.
Для організації ОЗУ в 8К байта необхідні дві сторінки, тобто чотири мікросхеми із заданою організацією.
Відповідно ПЗУ складатиметься з чотирьох сторінок, кожна з яких буде організована на одній мікросхемі.
Вибір тієї чи іншої сторінки пам'яті виробляє адресний дешифратор. Для його розробки необхідно скласти таблицю адрес ЗУ (табл.1): Початкова адреса 0 - ї сторінки ОЗУ - 00 00 16 , а кінцевий - 1FFF 16, тому остання адреса представляється логічними 1 у всіх десяти розрядах А0 - А9. Початкова адреса наступної сторінки ОЗУ формується як двійкова сума кінцевого адреси попередньої сторінки і логічної 1 в молодшому розряді, тобто маємо перенесення 1 в розряд А10. Для визначення кінцевого адреси цієї сторінки до початкового адресою додають 2 10, тобто код з логічними 1 в розрядах А0 - А9. Аналогічно будується таблиця для сторінок ПЗУ.
Аналіз таблиці дозволяє зробити висновок, що відмінність адрес 0-й і 1-ї сторінок ОЗУ полягає в розряді А10. Якщо А10=0, то звернення виробляється до 0-й сторінці, а якщо А10=1, то до 1-й сторінці ОЗУ.
Якщо в розряді A11 з'являються логічні 1, то проводиться адре...
