истемній платі
Size
SRAM
JS1
JS2
256 К
32x8
1-2
1-2
512 К
64x8
2-3
1-2
1 М
128x8
2-3
2-3
Зазначимо, що зміною конфігурації кеш-пам'яті займалися тільки тоді, коли виходила з ладу будь-яка мікросхема кеш-пам'яті. В інших випадках змінювати положення джамперів не рекомендував. Надалі, у міру розробки більш скоєних мікросхем SRAM, вони безпосередньо припаювалися на системну плату в кількості 1, 2 або 4 штук. На системних платах, які випускаються в Нині, мікросхеми SRAM використовуються, в основному, тільки для кешування введення/виводу і інших системних функцій.
3. Пристрій матриці статичної пам'яті
Подібно осередкам динамічної, тригери об'єднуються в єдину матрицю, що складається з рядків (row) і стовпців (column), останні з яких так само називаються бітами (Bit). p> У відмінності від осередку динамічної пам'яті, для управління якої достатньо всього одного ключового транзистора, осередок статичної пам'яті управляється як мінімум двома. Це не здасться дивним, якщо згадати, що тригер, на відміну від конденсатора, має роздільні входи для запису логічного нуля і одиниці відповідно. Таким чином, на клітинку статичної пам'яті витрачається цілих вісім транзисторів (див. рис.1) - чотири йдуть, власне, на сам тригер і ще два - на керуючі "засувки".
В
Рис. 1. Пристрій 6-транзістроной одно-портової осередку SRAM-пам'яті
Причому, шість транзисторів на клітинку - це ще не межа! Існують і більш складні конструкції! Основний недолік шести транзисторної осередку полягає в тому, що в кожний момент часу може оброблятися всього лише один рядок матриці пам'яті. Паралельне читання осередків, розташованих в різних рядках одного і того ж банку неможливо, так само як неможливо і читання одного осередку одночасно із записом інший.
Цього обмеження позбавлена ​​Багатопортовий пам'ять. Кожна комірка Багатопортовий пам'яті містить один-єдиний тригер, але має декілька комплектів керуючих транзисторів, кожен з яких підключений до "своїх" лініях ROW і BIT, завдяки чому різні осередки матриці можуть оброблятися незалежно. Такий підхід набагато більш прогресивний, ніж розподіл пам'яті на банки. Адже, в останньому випадку паралелізм досягається лише при зверненні до осередків різних банків, що не завжди здійснимо, а багато портова пам'ять допускає одночасну обробку будь-яких осередків, позбавляючи програміста від необхідності вникати в особливості її архітектури.
Найбільш часто зустрічається двох - портова пам'ять, пристрій осередки якої зображено на рис. 2. (Увага! це зовсім не та пам'ять яка, зокрема, застосовується в кеші першого рівня мікропроцесорів Intel Pentium). Неважко підрахувати, що для створення однієї комірки двох - портової пам'яті витрачається аж вісім транзисторів. Нехай ємність кеш-пам'яті становить 32 Кб, тоді тільки на одне ядро піде понад два мільйони транзисторів!
В
Рис. 2. Пристрій 8-транзістроной двох портової осередку SRAM-пам'яті
В
Рис. 3. Осередок динамічної пам'яті втілена в кристалі
4. Типи статичної пам'яті
Існує як мінімум три типи статичної пам'яті: асинхронна, синхронна і конвеєрна. Всі вони практично нічим не відрізняються від відповідних їм типів динамічної пам'яті.
Асинхронная статична пам'ять
Асинхронная статична пам'ять працює незалежно від контролера й тому, контролер не може бути впевнений, що закінчення циклу обміну співпаде з початком чергового тактового імпульсу. В результаті, цикл обміну подовжується принаймні на один такт, знижуючи тим самим ефективну продуктивність. "Завдяки" останньому обставині, в даний час асинхронна пам'ять практично ніде не застосовується (останніми комп'ютерами, на яких вона ще використовувалися як кеша другого рівня, стали "троячки" - Машини, побудовані на базі процесора Intel 80386). p> Синхронна статична пам'ять
Синхронна статична пам'ять виконує всі операції одночасно з тактовими сигналами, в результаті чого час доступу до комірки вкладається в один-єдиний такт. Саме на синхронної статичної пам'яті реалізується кеш першого рівня сучасних процесорів.
Конвеєрна статична пам'ять
Конвеєрна статична пам'ять являє собою синхронну статичну пам'ять, оснащену спеціа...
