ності;
формування випадкових тестових наборів з необхідними ймовірності одиничного і нульового символів по кожному входу цифрової схеми;
формування псевдовипадкових тестових послідовностей.
Основним властивістю поширених алгоритмів формування тестових послідовностей є те, що в результаті їх застосування відтворюються послідовності дуже великої довжини. Тому на виходах перевіряється цифрової схеми формуються її реакції, що мають ту ж довжину. Природно виникають проблеми їх запам'ятовування та зберігання. Найпростішим рішенням, що дозволяє значно скоротити обсяг інформації про еталонних вихідних реакціях, є отримання інтегральних оцінок, що мають меншу розмірність. Для цього використовуються алгоритми стиснення інформації.
Для того щоб застосовувати метод компактного стиснення тестування, необхідно раціонально вибирати алгоритм формування тестових послідовностей і метод стиснення інформації. [2]
Для діагностики будь комбінаційної схеми особливий інтерес представляє сигнатурний аналізатор, зокрема багатоканальний сигнатурний аналізатор, в основі побудови якого лежить алгоритм стиснення інформації - сигнатурний аналіз.
Аналіз методів оцінки ефективності компактного тестування.
Побудова складних цифрових пристроїв вимагає підвищеної уваги до компактних методам тестування для кожного конкретного застосування. Тому виникає необхідність в оцінці ефективності того чи іншого методу компактного тестування. В даний час в літературі розглядаються способи порівняння методів компактного тестування.
Було запропоновано розробити моделюючий алгоритм, що дозволяє будувати багатоканальні сигнатурні аналізатори.
Для цього необхідно було вирішити такі завдання:
Логічне моделювання цифрових схем.
Розробка моделює алгоритму побудови ГПСЧ.
Розробка моделює алгоритму побудови багатоканального сигнатурного аналізатора.
Оцінка ефективності роботи багатоканального сигнатурного аналізатора.
Розробка алгоритму пошуку несправностей
Глава 1. Існуючі методи логічного моделювання і діагностики з використанням компактних оцінок.
Моделювання логічних схем на ЕОМ.
Моделювання складних логічних схем на великому числі вхідних наборів ефективно можна здійснювати тільки за допомогою ЕОМ. Для того щоб змоделювати роботу пристрою на ЕОМ, необхідно описати математичну модель цього пристрою в пам'яті ЕОМ [3].
Логічна схема N вважається структурно описаної, якщо зазначені наступні її характеристики: зовнішні входи схеми - безліч X = {X}; зовнішні виходи схеми - безліч Z = {Z}; елементи схеми - безліч D = {D}; внутрішні зв'язки між елементами у вигляді матриці зв'язків C = {ci, j}, де ci, j {0,1}; ci, j = 1 - якщо вихід елемента di пов'язаний із входом елемента dj, для всіх елементів d D.
Іншим способом опису схеми є опис схеми у вигляді списків: списку входів схеми - опис безлічі X, списку ви...
