MD - Physical Medium Dependent Sublayer) і двох необов'язкових підрівнів [5, 6]. З рівня MAC дані потрапляють на підрівень узгодження (RS - Reconciliation Sublayer), де послідовний потік даних перетвориться в паралельний 64-бітний (64В) і через інтерфейс CGMП (100 Gigabit Media Independent Interface - незалежний від середовища передачі 100 Гбіт логічний інтерфейс) потрапляє на підрівень кодування PCS.
Фізичний підрівень PCS здійснює кодування потоку даних, що надходять в канал передачі, таким чином, щоб вони могли бути помітні приймачем і відновлені у вихідній формі. На фізичному підрівні PCS часто застосовує схему кодування (скремблювання) 64В/66В, в якій 66-бітове слово переадресується карусельним чином в індивідуальні паралельні потоки, тобто 64-бітний потік даних (64В) перетворюється на 66-бітний потік (66В) і розділяється на декілька потоків з меншою швидкістю. p align="justify"> При кодуванні до заголовку отримання 64-бітних даних додаються додаткові два біти синхронізації з метою формування 66-бітного блоку - "01" синхронізації заголовків пакетів даних і В«10В» для управління пакетами даних. При поширенні 66-бітних блоків смуг PCS, починаючи з нульової смуги, використовується циклічний механізм. p align="justify"> Згідно стандарту 100GbE, на фізичному підрівні PCS визначаються до двадцяти смуг передачі даних по двох напрямках (прямому - ТX і зворотному - RX). Так, потік зі швидкістю 100 Гбіт/с розширюється до швидкості 103,125 Гбіт/с і розподіляється на двадцять смуг PCS по 5,15625 Гбіт/с з підтримкою їх інтерфейсів. Для 100 Гбіт Ethernet вихідних бітових потоків може бути 10 або 4, з можливим їх перемішуванням за певним законом і які розподілом по вихідних потокам. p align="justify"> Оскільки послідовний потік бітів розподіляється за індивідуальними паралельним потокам, для відновлення вихідного потоку в приймачі, між паралельними потоками повинна зберігатися тимчасова синхронізація. Враховуючи швидкості і відстані передачі даних, передбачені стандартом 100GbE, фізичні неузгодженості потоків неминучі. Для компенсації тимчасових зрушень (перекосів) використовуються спеціальні маркери. p align="justify"> Маркер вирівнювання має заголовок, контроль синхронізації (В«10В») і являє собою DC-збалансований потік, що складається з восьми байтів {М0, Ml, М2, BIP3, М4, М5, Мб, BIP7}, причому М4, М5, М6 є побайтно зворотними байтам М0, Ml і М2. Кожна смуга для підрівня PCS передачі даних (0, 1 ... 19) має єдине байтное кодування М0, Ml, М2, що дозволяє отримати і розшифрувати номер відповідної смуги підрівня PCS. p align="justify"> 10DGBASE-R, 100GBASE-LR4, 100GBASE-SR10
Маркер вирівнювання покажчиків вставляє 66-бітний блок після кодування 64В/66В одночасно в кожен потік даних через 16384 кодових 66-бітних блоку і віддаляється в приймачі даних при декодуванні 64В/66В. Вимірюючи часовий зсув надходження кодових блоків, приймач здатний відновити синхронність індивідуальних паралельних п...
