отоків. Передавач, щоб вставити маркер вирівнювання, видаляє пробіли між пакетами IPC (lnter-packet gaps). З припиненням отримання даних подуровнем PCS видаляються маркери вирівнювання. p align="justify"> Наявність періодичного маркера вирівнювання дозволяє приймачу нормально функціонувати при значних часових розузгодження сигналів між паралельними каналами передачі. Максимально допустиме значення перекосу в PCS становить 180 нс для стандарту l00GbE. p align="justify"> Після кодування і синхронізації на підрівні PCS дані надходять на фізичний підрівень РМА, що виконує функції тестування передачі даних - генерацію тестових послідовностей, формування петлі зворотного зв'язку даних для тестування і т.п.
До особливої вЂ‹вЂ‹групи протоколів, використовуваних для реалізації інтерфейсів фізичного рівня, заснованої на методі блочного кодування даних кодом 64В/66В і використовує специфікацію РМА, відноситься протокол 100GBASE-R фізичного підрівня PCS.
Протокол 100GBASE-R здійснює кодування/декодування даних, отриманих від інтерфейсу (або переданих на інтерфейс) CGMII у вигляді коду в послідовній формі, а також розподіл даних на РМА по декількох паралельних потоках. Протокол 100GBASE-R підрівня PCS, функціонально забезпечуючи відображення пакетів кодом 64В/66В, розподіляє пакети на двадцять послідовних потоків PCS. Логічний інтерфейс CGMII забезпечує з'єднання підрівня MAC з фізичним рівнем PHY. У мережевих пристроях можуть застосовуватися різні варіанти фізичного рівня РНY у вигляді модулів, стандартизованих в 802.3Ьа в різних MSA (Multi-source agreements) і використовують оптичне волокно (див. таблицю 1). br/>
Таблиця 1. Основні параметри ПЛІС Virtex-7 Н580Т
Кількість секцій Slices90 700Чісло логічних осередків Logic Cells580 480Общее число блоків CLB725 600Об'ем блокової пам'яті Block RAM, Кбіт33 840Об'ем розподіленої пам'яті, Кбіт8850Block RAM/FIFO w/ECC940Колічество модулів CMTs (1MMCM +1 PPL) 12Максімум несиметричних I/O600Максімум дифф. пар I/O288Чісло апаратних секцій DSP48E11680Чісло апаратних модулів PCI Express Interface2Чісло приемопередатчиков GTH 13,1 Гбіт/с48Чісло приемопередатчиков GTZ 28,05 Гбіт/с8Об'ем конфігураційної пам'яті, Мбіт183, 6
Як приклад на малюнку 3 наведені три варіанти архітектури 100GbE для протоколів 100GBASE-R, 100GBASE-LR4 і 100GBASE-SR10 систем передачі сигналів. Схеми містять: CPPI - параллел'н'гй фізичний інтерфейс, сервісний інтерфейс CAUI (gigabit per second Attachment Unit Interface) - модуль 100 Гбіт/с інтерфейсу підключення, а також логічний інтерфейс CGMII. br/>
2. Реалізація каналів зв'язку 100 Гбіт/с
В даний час для одночасної передачі даних зі швидкістю 100 Гбіт/с і більше по декількох каналах використовується послідовний високошвидкісний інтерфейс на основі міді. Для компенсац...
