KР1533ІЕ5 - це чотирьохрозрядний асинхронний лічильник, що складається 4-ох JK-тригерів, що утворюють два незалежних дільника на 2 і на 8. Лічильник має два входи R, об'єднаних за І-НЕ, для синхронного скидання (обнуління). Тактові входи всіх тригерів інверсні динамічно, тому перемикання тригерів відбуватиметься спадом імпульсу. p align="justify"> ФПСк (ФПСд) виконаний у вигляді схем множення поліномів (многочленів) і реалізується з вбудованим сумматором за модулем два і зсувними регістром. Містить мікросхеми КР1533ІР27 і КР1533ЛП5. br/>В
КР1533ЛП5 - являє собою суматор за модулем два. Вихідний сигнал елемента відповідає логічному рівнянням: Q = AB =. Ці суматори служать для формування перевірочної послідовності, а також для створення кодової послідовності. p> Даний ФПСк використовується для формування перевірочної послідовності, а також для створення кодової послідовності.
Для побудови блоків АСП і ФСП (декодера) будемо використовувати регістри КР1533ІР27 і деяку сукупність вбудованих суматори за модулем два (КР1533ЛП5). Пороговий елемент будемо реалізовувати на наступних ІМС: КР1533ЛІ6 і КР1533ЛЛ2. br/>В
В
КР1533ЛЛ2 - містить два двухвходових елемента АБО з потужним відкритим колекторним виходом.
КР1533ЛЛ2 - являє собою два логічних елемента І, кожен з яких має 4 входи.
Блок ЯКІ-6/1 виконаний у вигляді восьмиканального мультиплексора (КР1533КП7), в якому міститься три адресних входу, керованих за допомогою лічильника мікросхеми К1533ІЕ5. Скидання і керування цього лічильника здійснюється з мікросхеми К1533ІД10. br/>В
КР1533КП7 - це восьмиканальний мультиплексор. Вхід - вхід дозволу (активний рівень - низький). Виходи Y і комплементарні. Входи A0 ... A2 є адресними входами, їх активний рівень - високий. Мультиплексор дозволяє комутувати дані від 8-ми інформаційних входів на загальну вихідну лінію.
ВИСНОВОК
У даній роботі були розглянуті способи завдання і алгоритм кодування ССК, а також розроблена функціональна електрична і принципова електрична схеми. При розробці даної схеми були зроблені наступні висновки:
1. застосування надлишкових кодів знижує пропускну здатність систем зв'язку;
2. високошвидкісні ССК дозволяють передавати інформацію із заданою вірогідністю при малій надмірності і додатковим розширенням смуги частот каналу зв'язку;
3. при однаковій коректує здатності даного кодека ССК (кодер-декодер) з алгоритмом ПД простіше в реалізації;
. алгоритм роботи даного кодека ССК простий і зрозумілий для технічного персоналу систем зв'язку; ...
