Simulink .
Для програмного тестування використовується Real-Time Workshop Embedded Coder . У результаті вдалої генерації моделі на екрані відображається блок згенерованої S -функції. S -функція - це опис логіки роботи моделі мовою, зрозумілим Simulink.
При тестуванні за даною технологією цільовим системним файлом в налаштуваннях генерації коду вибирається ert. tlc . Відповідно до цього відкривається можливість вибору створення блоку для SIL або PIL (малюнок 3.16).
В результаті побудови инициализируется виклик нового вікна Simulink , де створюється модель для SIL верифікації (малюнок 3.11 ) ю
Далі в імітаційної моделі замість використовуваної ставиться блок SIL і проводиться звичайна симуляція (малюнок 3.12). В результаті верифікації за даною технологією результати повністю співпали з отриманими раніше.
Процес верифікації FPGA-in-the-Loop зводиться до розробки модульного тесту (вектора), отримання результатів від впливу тестового вектора на компонент і порівняння отриманих результатів з очікуваними результатами (рисунок 3.13) [11].
При проведенні процедури FIL тестовий вектор подається одночасно на Simulink модель і отладочную плату, прошиту кодом компонента через налагоджувальний інтерфейс - в даній технології застосовується Ethernet з'єднання. Результати роботи ПЛІС передаються назад в модель Simulink і порівнюються з результатами моделювання.
Для створення моделі верифікації FIL використовується утиліта FPGA-in-th-Loop Wizard. У результаті проходження всіх стадій генерується FIL блок для моделі Simulink і файл прошивки для завантаження на отладочную плату (малюнок 3.14 ).
Потім в імітаційної моделі відбувається заміна на FIL блок і запускається процес симуляції. При цьому дані надходять через Ethernet інтерфейс безпосередньо на саму отладочную плату, вихідні дані знімаються з неї таким же чином.
В результаті проходження описаних процедур верифікації показано, що створене програмне забезпечення може бути повністю реалізовано на обраної отладочной платі, а оскільки мається цільової вибір мікросхем, дане вірно і для інших платформ, забезпечуючи тим самим кроссплатформенность.
укладати кроком стало створення файлу прошивки в САПР Xilinx ISE, спеціально призначеної для роботи з продуктами даної компанії-виробника. Ця програма використовується для оптимізації коду конфігурації і створення файлу прошивки ПЛІС. Таким чином в якості вхідних даних використовується файлу HDL коду, автоматично згенерували раніше.
Xilinx ISE представляється собою послідовний набір процедур, призначений для оптимізації створюваного коду конфігурації під задаваемую апаратну платформу (малюнок 3.15).
