ормацію як про вихідні даних, так і про програмному забезпеченні, що використовується для генерації. Представляє інтерес тип звіту, в якому зазначені елементи, створювані на ПЛІС в результаті завантаження даного коду в мікросхему. З метою проведення експерименту була проведена автоматична генерація HDL коду на мовах VHDL і Verilog . Порівняльні дані про тип використовуваних елементів на ПЛІС та їх кількості представлені в таблиці 3.2.
Таблиця 3.2 - Порівняльна таблиця використання ресурсів ПЛІС для VHDL і Verilog кодів
VHDLVerilogПеремножители1012Сумматоры3241Регистры110109Элементы памяти00Мультиплексоры140134Общая довжина кодового текста24752500
З таблиці видно, що є безпосередній різниця при генерації різноманітних кодів. В якості використовуваного надалі коду опису апаратури був обраний VHDL.
Таким чином, можна говорити про вдале проходження етапу автоматичної генерації HDL код на основі імітаційної моделі Simulink / Stateflow . Наступним кроком стане верифікація створеного програмного забезпечення, генерація файлу конфігурації ПЛІС і його перевірка на лабораторному макеті.
3.3 Верифікація коду конфігурації за технологією Model-Based Design
На даному етапі завдання состВІТ у верифікації отриманого раніше коду за технологіями Model-Based Design . Існує кілька видів даних перевірок, а саме:
1. Model-in-the-Loop ( MIL ) - тестування моделі в режимі симуляції - відбувається в середовищі Simulink , в результаті чого на виході моделі при впливі тестового вектора одержуємо набір значень.
2. Software-in-the-Loop (SIL ) - тестування програмного забезпечення в замкнутому оточенні. На даному етапі вся модель, що складається з блоків Simulink, написаних мовою Matlab , переводиться в єдиний блок S -функції, конфігурується на мовою C або C + +.
. Processor-in-the-Loop (PIL ) - тестування контролера в отладочном оточенні. Згенерований за даною технологією код виповнюється на цільовому процесорі або на емуляторі набору інструкцій.
4. Hardware-in-the-Loop (HIL ) - тестування апаратно-програмного комплексу на тестовому обладнанні. Зазвичай виконується в лабораторії як фінальний тест перед інтеграцією системи і польовими випробуваннями.
5. FPGA-in-the-Loop (FIL ) - різновид технології HIL , безпосередньо реалізується в базисі ПЛІС.
У даній роботі прийнято необхідним тестування в режимах SIL і FIL . При проведенні верифікації SIL відкомпільований і згенерований код для локальної операційної системи виконується в імітаційної моделі, де цільова модель замінюється на створений блок ...
