/p>
Буфер шини адреса/даних (БАД) складає 16 двоспрамованіх керованих підсілювачів з трьома віхіднімі станами и Забезпечує номінальну навантажувально здатність ліній AD15-AD0.
Буфер шини адреса/стану (БАС) складає Чотири односпрямованіх підсілювача з трьома віхіднімі станами и Забезпечує номінальну навантажувально здатність ліній A19/S6 - A16/S3.
Сегментні регістрі зберігають базові (Початкові) адреси сегментів пам яті: кодового сегменту CS, в якому зберігається програма; стекового сегменту SS; сегменту даних DS; допоміжноо сегменту ES, в якому зазвічай зберігаються дані.
Суматор адреса Здійснює розрахунок 20-ти бітовіх фізичних адресу.
Покажчик команд IP зберігає зсув наступної команди в поточному кодовому сегменті, тобто вказує на Наступний по порядку команду. ВІН є аналогом стандартного програмного лічильника з тою різніцею, что его вміст візначає адресу команди только в сукупності з вмістом регістра CS.
Рис. 4. Умовний графічне зображення До 1810ВМ 86
Таблиця 2.1
Найменування входу/віходуПрізначенняAD15-AD0Лінії шини адреси/даніхA16/S3Лінії адреси/стану. У перебігу такту Т 1 трімає старші біті адреси при зверненні до пам яті чі ВУ, в перебігу Т 2, Т 3, ТW, T4 - інформація про стан МПA17/S4A18/S5A19/S6/S7Дозвіл старшого байту шини/стануЧітання, стрибає, показує что МП Виконує цикл чітанняRDYГотовністьINTRЗапрос переріванняNMIНемаскуюче переріванняВхідній сигнал, перевіряємий командою WAIT, котра переводити МП в стан Очікування при=1CLKТактовій імпульс, для сінхронізації роботи МПRESETСкідання, заставляє МП Завершити виконан Дії и потім поставити виконан програми спочаткуMN/Вибір режиму роботи МП между мінімальнім та максімальнімST2-ST0Лінії стану, характеризують тип віконуючого циклу/запите/Надання, вікорістовується для обміну между Процесори в багатопроцесорній сістемі, для управління процедурою использование шин /// Блокування шініQS1, QS0Стан Черги, вказує стан внутрішньої 6-ти байтової Черги команд МП
.2 Контролер прямого доступу до пам яті До 1810ВТ 37
Контролер ПДП До 1810ВТ 37 вікорістовується в складі МПС, Виконання на базі МПК До 580, К ??+1810, К одна тисячі вісімсот двадцять один, для реализации прямого доступу до пам яті по ЧОТИРИ незалежним каналам з позитивним чи негативно прирощену адреси зі швідкістю до 1,6 Мбайт/с. КПДП дозволяє реалізуваті передачу пам ять - пам ять, має шірокі возможности програмного управління и каскадування. Коженая канал может Виконувати до 64К ціклів ПДП и має можлівість автоматичної ініціалізації, повторення ціклів ПДП з такими ж самими параметрами.
Рис. Структурна схема КПДП
Контролер Включає 4 канали, КОЖЕН з якіх складається Із 4 16-ти розрядно регістрів.
Регістр поточної адреси CAR зберігає поточних адресою пам яті при віконанні циклу ПДП. После виконан циклу ПДП склад цього регістру збільшується чі зменшується на одиницю. Воно может буті прочитано чі завантажено помощью двох команд вводу-виводу.
Регістр ціклів ПДП CWR зберігає число слів, что назначені для передачі. При загрузці цього регістру та патенти пам ятати, что завантажувальну константа винна буті на одиницю более числа слів, необхідніх для передачі. При віконанні РЕГІСТР працює у режімі віднімаючого лічильника.
Регістр зберігання початкової адреси BAR и РЕГІСТР зберігання базового числа ціклів ПДП WCR зберігає базові значення адреси и числа ціклів ПДП, участують у авто ініціалізації.
КПДП Включає 3 функціональні блоки, котрі віконують Функції управління. Буфер шини даних необхідній для сінхронізації КПДП з ЦП. Блок управління контролером при передачі у пам ять-пам ять Включає один 8-ми розрядно РЕГІСТР TR Тимчасова зберігання даних, забезпечуючіх зберігання байту в ціклі передачі пам ять-пам ять на годину Зміни адреси. Блок управління ПДП віробляє необхідні сигналіз управління при передачі даних в циклах ПДП.
Регістр команд CR візначає основні параметри роботи каналу. Завантаження здійснюється командою виводу від ЦП, а скидання - за сигналом RESET чі команді Загальне скидання.
Рис. 5. Умовний графічне зображення До 1810ВТ 37
Таблиця 2.2
Найменування входу/віходуПрізначенняCLKВхід для Підключення тактового генератораCSВібір крісталуRESETСкіданняREADYГотовністьHLDAПідтвердження захопленню. Вхідній сигнал для повідомлень КПДП про можлівість виконан ціклів ПДПDREQ3-DREQ0Вході запросів на ПВП від ЗОВНІШНІХ прістроїв.DB7-DB0Двонаправленя шина даних з буфером, має Z станIORЧітання. Вікор...
